• ETRI Journal
• /
• 제37권1호
• /
• pp.147-156
• /
• 2015

A typical solid-state drive contains several independent channels that can be operated in parallel. To exploit this channel-level parallelism, a variety of works proposed to split consecutive write sequences into small segments and schedule them to different channels. This scheme exploits the parallelism but breaks the spatial locality of write traffic; thus, it is able to significantly degrade the efficiency of garbage collection. This paper proposes a channel-aware write reordering (CAWR) mechanism to schedule write requests to different channels more intelligently. The novel mechanism encapsulates correlated pages into a cluster beforehand. All pages belonging to a cluster are scheduled to the same channels to exploit spatial locality, while different clusters are scheduled to different channels to exploit the parallelism. As CAWR covers both garbage collection and I/O performance, it outperforms existing schemes significantly. Trace-driven simulation results demonstrate that the CAWR mechanism reduces the average response time by 26% on average and decreases the valid page copies by 10% on average, while achieving a similar hit ratio to that of existing mechanisms.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년 학술대회 논문집 정보 및 제어부문
• /
• pp.446-448
• /
• 2006

DRAM with ECC is used widely and the size of DRAW increases. According to this, DRAM initial time, especially the time to make the whole area typical value, 0, increases. This paper introduces the method that without any additional hardware, using characteristic of DRAM and DRAM controller, minimize that memory initial time. Conservative reordering - it eliminates DRAM read time and makes write buffer used - reduces initial time to make the whole DRAM area 0, by 95.36% for DDR DRAM. 9341% for Rambus DRAM.

• 한국정보통신학회논문지
• /
• 제19권2호
• /
• pp.386-392
• /
• 2015

영상압축코덱은 데이터를 일정한 블록크기로 나누어 처리하며 블록크기로 나누어진 데이터는 필요에 따라 처리 순서가 바뀌게 되므로 블록단위의 순서 재배열을 위해서는 블록의 크기에 해당하는 데이터를 메모리에 저장한 후 새로운 순서로 읽는다. 처리 속도를 유지하기 위해서는 두 개의 메모리를 이용하여 입력 데이터를 저장하는 동시에 이전에 저장된 데이터를 읽는 방법을 사용한다. 본 논문에서는 단일 메모리를 적용한 불규칙한 입출력 순서 변환의 경우에도 주소의 변화가 유한한 갱신 횟수 안에 반복되는 예측 가능한 규칙성을 가짐을 보이고 하드웨어 구현을 위한 효율적인 방법을 제안한다. 제시한 방법은 HDL로 설계하여 TSMC 0.18 CMOS 공정 라이브러리를 이용하여 합성하였고 다양한 입출력 순서변환 스캔블록에 대해 40%이상의 면적 절감효과가 있음을 확인하였다.