• 한국산업정보학회논문지
• /
• 제11권4호
• /
• pp.40-46
• /
• 2006

본 논문에서는 WCDMA시스템에서 고품질의 멀티미디어 서비스를 제공하기 위한 반복 다중 사용자 검출기 및 터보 복호기의 성능을 분석하였다. 특히 터보 복호기 자체의 지역반복 뿐만 아니라 터보 복호기를 포함하는 다중사용자 검출기의 전역반복도 고려하여 성능을 분석하였다. 시스템의 복잡도를 고려하였을 때, 적절한 오류성능을 보장하기 위해서는 지역반복과 전역반복의 반복횟수는 모두 3회가 가장 적절한 것으로 사료된다. 그리고 모의실험 결과 사용자의 수가 많아질수록 전역반복에 의한 간섭제거 능력이 커짐을 알 수 있었다.

• 한국통신학회논문지
• /
• 제31권4C호
• /
• pp.303-309
• /
• 2006

By combining the space-time diversity technique and iterative turbo codes, space-time turbo codes(STTCS) are able to provide powerful error correction capability. However, the multi-path transmission and iterative decoding structure of STTCS make the decoder very complex. In this paper, we propose a low complexity decoder, which can be used to decode STTCS as well as general iterative codes such as turbo codes. The efficient implementation of the backward recursion and the log-likelihood ratio(LLR) update in the proposed algorithm improves the computational efficiency. In addition, if we approximate the calculation of the joint LLR by using the approximate ratio(AR) algorithm, the computational complexity can be reduced even further. A complexity analysis and computer simulations over the Rayleigh fading channel show that the proposed algorithm necessitates less than 40% of the additions required by the conventional Max-Log-MAP algorithm, while providing the same overall performance.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 D
• /
• pp.3157-3159
• /
• 2000

Soft Output Viterbi Algorithm is modification of Viterbi algorithm to deliver not only the decoded codewords but also a posteriori probability for each bit. This paper presents SOVA decoder which can be used for component decoder of turbo decoder. We used two-step SMU architectures combined with systolic array traceback methods to reduce the complexity of the design. We followed the specification of CDMA2000 system for SOVA decoder design.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(1)
• /
• pp.157-160
• /
• 2000

In order to design a low complexity and high performance SOVA decoder for Turbo Codes, we need to analyze the decoding performance with respect to several important design parameters and find out optimal values for them. Thus, we use a scaling factor of soft output and a update depth as the parameters and analyze their effect on the BER performance of the SOVA decoder. finally, we shows the optimal values of them for maximum decoding performance of SOVA decoder for 3GPP complied Turbo codes.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.73-76
• /
• 1999

In this paper, we propose a new design of turbo decoder. It contains the simple additional unit which automatically decides the number of the iteration by detecting of the reliability value as threshold value. We investigate the relationship between the reliability value and the number of the iteration. We find the optimal threshold value without noticeable loss in performance. As a results of the simulation, it reduces the average number of the iteration compared with the conventional turbo decoder.

• 한국산학기술학회논문지
• /
• 제5권5호
• /
• pp.409-412
• /
• 2004

본 논문에서는 감소된 복잡도를 가진 Turbo TCM(Turbo Trellis Coded Modulation) 구조를 제안하고 그 성능을 분석한다. Turbo Codes와 대역폭 효율을 증대시키기 위한 변조기술을 적용한 부호화기를 구성하고 수신기에서는 이진 Turbo Codes와 유사한 형태지만 다소 상이한 심벌 대 심벌 MAP 반복복호를 사용한다. 반복복호에 따른 성능 분석을 했으며 제안된 구조는 Gray mapping을 이용한 Turbo Codes와 비교한 결과 $BER=10^{-2}$인 경우 약 2.5dB 우수한 이득을 얻음을 알 수 있다.

• 한국통신학회논문지
• /
• 제35권2C호
• /
• pp.139-147
• /
• 2010

본 논문에서는 deep-space 광통신을 위한 터보 부호화 변조 기법을 설계한다. 설계한 기법의 송신 단에서는 터보 부호기와 누적기, 펄스 위치 변조기(PPM)를 연접한 구조를 사용하고, 수신 단에서는 터보 부호 자체의 복호를 위한 반복 복호와 연접 부호 간의 반복 복호를 동시에 사용하는 복호 기법을 제시한다. 광통신 채널로는 이상적인 광자 직접 검파기를 사용하는 경우를 가정하여 Poisson 채널을 사용한다. 컴퓨터 모의실험을 통해, 설계한 기법이 기존에 광통신 부호화 변조 기법으로 제시되었던 LDPC-APPM, RS-PPM, SCPPM 등 보다 우월한 성능을 보임을 확인할 수 있다.

• 한국통신학회논문지
• /
• 제30권6C호
• /
• pp.450-456
• /
• 2005

In this paper, we propose a high-speed turbo decoding algorithm and present results of its implementation. The latency caused by (de)interleaving and iterative decoding in conventional MAP turbo decoder can be dramatically reduced with the proposed scheme. The main cause of the time reduction is to use radix-4, center to top, and parallel decoding algorithm. The reduced latency makes it possible to use turbo decoder as a FEC scheme in the real-time wireless communication services. However the proposed scheme costs slight degradation in BER performance because the effective interleaver size in radix-4 is reduced to an half of that in conventional method. To ensure the time reduction, we implemented the proposed scheme on a FPGA chip and compared with conventional one in terms of decoding speed. The decoding speed of the proposed scheme is faster than conventional one at least by 5 times for a single iteration of turbo decoding.

• 대한전자공학회논문지SD
• /
• 제42권9호
• /
• pp.73-80
• /
• 2005

로그 맵 복호 알고리즘 기반의 터보 디코더는 뛰어난 복호 성능에도 불구하고, 반복적 연산으로 인한 인터리버 크기에 비례하는 많은 양의 메모리와 높은 하드웨어 복잡도가 단점으로 지적된다. 이에 본 논문에서는 이전 연구 결과를 바탕으로 많은 양의 메모리의 절감과 하드웨어 복잡도를 감소시킨 3G W-CDMA 시스템에 적합한 터보 디코더를 설계하였다. 하드웨어 복잡도와 복호 성능간의 균형을 고려하여 수신정보, 사전정보, 상태 메트릭을 각각 5비트, 6비트 그리고 7비트로 할당하였고, 로그 맵 복호 알고리즘의 주연산인 $MAX^{*}$ 연산 중 계산도가 큰 오류 보정 함수를 근사화한 조합회로로 구성하여 하드웨어 부담을 감소하였으며 윈도우 블록의 길이가 32인 슬라이딩 윈도우 기법을 적용하였다. 본 논문에서 제안한 터보 디코더는 $0.35\mu$m Hynix CMOS technology로 합성한 합성 결과로부터 Eb/No가 1dB, 인터리버 크기가, 5번의 반복 복호에서 $10^{-6}$ 이하의 비트 오율을 달성하였으며, 이때 최고 9Mbps의 복호 성능을 발휘한다.

• ETRI Journal
• /
• 제29권3호
• /
• pp.363-370
• /
• 2007

In this paper, we propose a flexible turbo decoding algorithm for a high order modulation scheme that uses a standard half-rate turbo decoder designed for binary quadrature phase-shift keying (B/QPSK) modulation. A transformation applied to the incoming I-channel and Q-channel symbols allows the use of an off-the-shelf B/QPSK turbo decoder without any modifications. Iterative codes such as turbo codes process the received symbols recursively to improve performance. As the number of iterations increases, the execution time and power consumption also increase. The proposed algorithm reduces the latency and power consumption by combination of the radix-4, dual-path processing, parallel decoding, and early-stop algorithms. We implement the proposed scheme on a field-programmable gate array and compare its decoding speed with that of a conventional decoder. The results show that the proposed flexible decoding algorithm is 6.4 times faster than the conventional scheme.