• 디지털콘텐츠학회 논문지
• /
• 제17권3호
• /
• pp.173-180
• /
• 2016

본 논문에서는 종래의 보안관리 시스템과 송수신 모듈의 단점을 개선하기 위해 유무선 복합기능의 송수신 모듈과 이를 사용한 신뢰성 높은 실시간 보안시스템을 제안한다. 제안하는 복합 송수신모듈은 RF 제어 회로와 무선 송수신 회로로 구성된다. RF제어회로는 저전력 협대역 RF 송수신 시스템으로서 마이크로프로세서의 레지스터에 저장되어 있는 특정 주파수 대역을 불러올 수 있고, 임의로 값을 쓰거나 읽어 들여 임의 주파수의 송신출력을 사용자가 제어할 수 있도록 설계한다. RF 송신 모듈의 동작을 위한 구동 알고리듬을 제시하고 설계한 복합 송수신 모듈과 동작 알고리듬을 시작품으로 구현하여 실험을 통해 유효성을 확인한다.

• 한국통신학회논문지
• /
• 제33권9A호
• /
• pp.900-908
• /
• 2008

This paper presents the implementation and performance test of a Digital IF transceiver for a SDR-based mobile communication base station. The transceiver is reconfigurable to HSDPA and to three profiles, 7 MHz, 3.5 MHz, and 1.75 MHz, each incorporating the IEEE 802.16d WiMAX standard. The transceiver can be reconfigured to other standard profiles through software downloaded onto identical hardware platforms. Experimental results show that the transceiver can be reconfigured to other systems and the performance of the transceiver satisfies the recommended performance criteria of each standard.

• 전기전자학회논문지
• /
• 제12권2호
• /
• pp.75-80
• /
• 2008

There are many researches to reduce power consumption of battery-operated Transceiver for 2.4 GHz smartRF applications. However, components such as processor, memory and LCD based power managements reach the limit of reducing power consumption. To overcome the limit, this research proposes novel low-power Transceiver and transceiver Hardware Design. Experimental results in the real smartRF Transceiver show that the proposed methods can reduce power consumption additionally than component based power managements.

• Journal of information and communication convergence engineering
• /
• 제6권1호
• /
• pp.47-50
• /
• 2008

A novel high channel efficiency transceiver based on a fast acquisition frequency synthesizer has been designed. The direct digital synthesis (DDS) technique is applied and a simple memory look-up table is incorporated to expedite channel acquisition. The technique simplifies the frequency control process in the transceiver and thus reduces the channel switching time. As a result, the channel efficiency is improved. The designed transceiver is ideal for frequency hopping mobile communication applications.

• 한국통신학회논문지
• /
• 제36권11A호
• /
• pp.933-940
• /
• 2011

본 논문에서는 도로 장애물 감시 레이더용 Ka 대역 송수신기를 설계 및 제작하였다. 도로 장애물 감시 레이더용 송수신기는 파형발생기, 주파수발생기, IF 송수신기, RF 상하향 변환기로 구성되어 있다. 송수신기는 탐지 거리별로 모드를 3가지로 구분하여 운용되며 이 때 Ka 대역에서 150MHz의 대역폭을 유지한다. 송신 출력은 22dBm 이상이며, 수신 이득은 30dB, 잡음 지수는 6dB인 성능을 얻었다. 수신 동적 범위는 63.28dB 이며, 수신 I/Q 채널 간 진폭 오차는 0.3dB, 위상 오차는 1.74도를 보였다. 시험 결과, 송수신기는 펄스 도플러 형태의 도로 감시 레이더에서 요구되는 전기적인 성능을 만족하였음을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.129-131
• /
• 2011

Hight speed memory application을 위하여 6.4-Gb/s/channel 4-PAM transceiver가 제안된다. Voltage margin과 time margin용 증가시키기 위하여 asymmetric 4-PAM scheme과 이를 위한 회로를 제안한다. 제안된 asymmetric 4-PAM scheme은 기존 회로에 비하여 송신단에서 33%의 기준전압 노이즈 영향을 줄인다. Channel의 ISI를 줄이기 위해서 transmitter의 1-tap pre-emphasis가 사용된다. 제안된 asymmetric 4-PAM transceiver는 1.2V supply 0.13um 1-poly 6-metal CMOS 공정에서 구현되었다. PLL을 포함한 1-channel transceiver의 면적과 전력소모는 각각 $0.294um^2$와 6mW이다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2005년도 종합학술발표회 논문집 Vol.15 No.1
• /
• pp.401-406
• /
• 2005

The GFSK Transceiver of 400MHz ISM band for data communication is designed and fabricated. To reduce the occupied bandwidth of transmitted signal, the GFSK modulation is selected. The measured results of fabricated transceiver show the data rate of 2400bps at 8.5kHz bandwidth, frequency deviation of less than $\pm$3kHz, sensitivity of -111dBm, SNR of 21.58dB. The fabricated transceiver is satisfied with the regulation of radio wave and has the good performance. This transceiver is well suited for data communication of 400MHz ISM band.

• 대한임베디드공학회논문지
• /
• 제4권1호
• /
• pp.29-34
• /
• 2009

In this paper, we design RF transceiver architecture and building blocks for impulse radio UWB system. Impulse radio UWB signal occupies the wide frequency band which is very low transmission power. So, it can minimize the interference effect with the other system. Using UWB technology, we obtain position awareness service. Therefore, we describe the RF transceiver architecture of direct conversion receiver and define the requirement of RF transceiver. Moreover, we implement a prototype RF transceiver based on the presented standard and verify a function and performance through the wireless data communication and ranging test.

• 한국통신학회논문지
• /
• 제39A권8호
• /
• pp.481-487
• /
• 2014

본 논문에서는 위성통신 디지털 중계기에서 backplane 구조 기반의 Gigabit 시리얼(Serial) 송수신기(Transceiver)에 대해 기술하였다. 송수신기는 프로그램밍 가능한 Xilinx space-grade Virtex-5 FPGA를 이용하여 다수의 광대역 채널에 대해 모든 경우의 스위칭 기능을 지원한다. 이러한 기능을 구현하기 위해 Virtex-5 FPGA 내부에 탑재된 GTX transceiver(고속 시리얼 송수신)을 사용한다. FPGA를 사용함으로써 부품이 추가되지 않아 구현이 간단해지는 장점이 있다. 고속의 시리얼 송수신기를 구현하기 위해서 PCB 디자인에 대해 신호 무결성(Signal Integrity) 시뮬레이션을 필수적으로 수행하였다. 신호 무결성 시뮬레이션을 통해 GTX 전송 선로에 대한 S-parameter, Eye diagram, 채널 지터(Channel Jitter) 성능을 분석하였고, GTX transceiver가 오류 없이 동작할 것으로 확인하였다. 마지막으로 제안한 PCB 디자인은 위성통신 디지털 중계기 시험인증모델(Engineering Qualification Model-2) 제작에 활용될 것이다.

• ETRI Journal
• /
• 제30권1호
• /
• pp.33-46
• /
• 2008

This paper presents the experimental results of a low-power low-cost RF transceiver for the 915 MHz band IEEE 802.15.4b standard. Low power and low cost are achieved by optimizing the transceiver architecture and circuit design techniques. The proposed transceiver shares the analog baseband section for both receive and transmit modes to reduce the silicon area. The RF transceiver consumes 11.2 mA in receive mode and 22.5 mA in transmit mode under a supply voltage of 1.8 V, in which 5 mA of quadrature voltage controlled oscillator is included. The proposed transceiver is implemented in a 0.18 ${\mu}m$ CMOS process and occupies 10 $mm^2$ of silicon area.