Characterization of the Dependence of Interconnect Line-Induced Delay Time on Gate Width in ${\mu}m$ CMOS Technology
($0.18{\mu}m$ CMOS Technology에 인터커넥트 라인에 의한 지연시간의 게이트 폭에 대한 의존성 분석)
-
- Journal of the Institute of Electronics Engineers of Korea SD
- /
- v.37 no.11
- /
- pp.1-8
- /
- 2000