• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 제36회 하계학술대회 논문집 B
• /
• pp.1719-1721
• /
• 2005

현재 지구 환경 오염에 관한 관심이 증가하면서, 공해가 없는 자연 에너지원에 대한 연구가 많이 진행되고 있다. 그 중에서도 태양전지 분야중 염료감응형 태양전지(DSC)는 Si계 태양전지와 비교하여 낮은 제조비용등 여러 가지 이유로 최근 많은 연구가 진행되고 있다. 따라서 DSC 발전 시스템의 효율 향상이 요구된다. 본 연구에서는 태양전지 분야 중에서 독립적인 발전설비가 필요한 도서 및 산간 지역에 전력을 안정적으로 공급할 수 있는 소형발전용의 설비로 "전압 및 전류의 피드백을 통한 DSC Cell의 독립전원의 안정화"에 관해 연구하였다. DSC Cell측의 DC입력을 받아 Boost Converter로 승압 후 Full Bridge 인버터를 사용하여 단상 220V 60Hz의 상용전원으로 변환하였다. 여기서는 32Bit 마이크로프로세서인 DSP TMS320F2812의 A/D변환기능을 이용하여 Boost Converter의 스위칭과 Full Bridge 인버터의 스위칭을 제어하였다. 특히 TMS320F2812의 RTC(Real Time Clock)를 이용하여 출력전압의 안정성 향상에 주목적을 두었다. 실험결과 출력단에서는 220V 변동범위 0.2% 주파수 60Hz의 상용전원을 얻었으며, 프로그램의 개선을 통하여 출력전압의 변동범위를 감소시켜야 될 것이다.

• Molecules and Cells
• /
• 제28권5호
• /
• pp.417-422
• /
• 2009

Mitogen activated protein kinase (MAPK) are known to get activated during various stress signals and transduce the message from the cell membrane to the nucleus for appropriate cellular reorganization. Though, a certain basal activity of MAPK is often observed in the control plants. Prolonged exposure of rice plants to lowered or elevated temperature exhibited a rhythm in the activation of MAPKs. We analyzed existence of a possible endogenous rhythm in the activity of MAPKs in rice plants. The plants growing at constant temperature entrained in 16/8 h day-night cycle showed diurnal rhythm in activity. When the activation of MAPK was tested under continuous conditions by shifting plants to continuous darkness for a period of 72 h, the periodic rhythm persisted and followed a circadian pattern. Analysis of the transcripts of group A, B and C members of MAPKs under above conditions by quantitative real time PCR revealed that the members of group C exhibit periodic rhythm. Our data indicates that the MAP kinase activity in rice follows rhythmic expression in a circadian manner.

• Nuclear Engineering and Technology
• /
• 제50권8호
• /
• pp.1298-1305
• /
• 2018

The use of System-on-Chip (SoC) solutions in the design of on-board data handling systems is an important step towards further miniaturization in space. However, the Total Ionizing Dose (TID) and Single Event Effects (SEE) characterization of these complex devices present new challenges that are either not fully addressed by current testing guidelines or may result in expensive, cumbersome test configurations. In this paper we report the test setups, procedures and results for TID testing of a SoC microcontroller both using standard $^{60}Co$ and low-energy protons beams. This paper specifically points out the differences in the test methodology and in the challenges between TID testing with proton beam and with the conventional gamma ray irradiation. New test setup and procedures are proposed which are capable of emulating typical mission conditions (clock, bias, software, reprogramming, etc.) while keeping the test setup as simple as possible at the same time.

• Journal of Positioning, Navigation, and Timing
• /
• 제11권4호
• /
• pp.251-261
• /
• 2022

The Centimeter Level Augmentation Service (CLAS) is the Precise Point Positioning (PPP) - Real Time Kinematic (RTK) correction service utilizing the Quasi-Zenith Satellite System (QZSS) L6 (1278.65 MHz) signal to broadcast the Global Navigation Satellite System (GNSS) error corrections. Compact State-Space Representation (CSSR) corrections for mitigating GNSS measurement error sources such as satellite orbit, clock, code and phase biases, tropospheric error, ionospheric error are estimated from the ground segment of QZSS CLAS using the code and carrier-phase measurements collected in the Japan's GNSS Earth Observation Network (GEONET). Since the CLAS service begun on November 1, 2018, users with dedicated receivers can perform cm-level precise positioning using CSSR corrections. In this paper, CLAS-based VRS-RTK performance evaluation was performed using Global Positioning System (GPS) observables collected from the refence station, TSK2, located in Japan. As a result of performing GPS-only RTK positioning using the open-source software CLASLIB and RTKLIB, it took about 15 minutes to resolve the carrier-phase ambiguities, and the RTK fix rate was only about 41%. Also, the Root Mean Squares (RMS) values of position errors (fixed only) are about 4cm horizontally and 7 cm vertically.

• Journal of Positioning, Navigation, and Timing
• /
• 제10권2호
• /
• pp.75-82
• /
• 2021

Fields of high-precision positioning applications are growing fast across the mass market worldwide. Accordingly, the industry is focusing on developing methods of applying State-Space Representation (SSR) corrections on low-cost GNSS receivers. Among SSR correction types, this paper analyzes Safe Position Augmentation for Real Time Navigation (SPARTN) messages being offered by the SAfe and Precise CORrection DAta (SAPCORDA) company and validates positioning algorithms based on them. The first part of this paper introduces the SPARTN format in detail. Then, procedures on how to apply Basic-Precision Atmosphere Correction (BPAC) and High-Precision Atmosphere Correction (HPAC) messages are described. BPAC and HPAC messages are used for correcting satellite clock errors, satellite orbit errors, satellite signal biases and also ionospheric and tropospheric delays. Accuracies of positioning algorithms utilizing SPARTN messages were validated with two types of positioning strategies: Code-PPP using GPS pseudorange measurements and PPP-RTK including carrier phase measurements. In these performance checkups, only single-frequency measurements have been used and integer ambiguities were estimated as float numbers instead of fixed integers. The result shows that, with BPAC and HPAC corrections, the horizontal accuracy is 46% and 63% higher, respectively, compared to that obtained without application of SPARTN corrections. Also, the average horizontal and vertical RMSE values with HPAC are 17 cm and 27 cm, respectively.

• 한국자원식물학회:학술대회논문집
• /
• 한국자원식물학회 2023년도 임시총회 및 춘계학술대회
• /
• pp.15-15
• /
• 2023

The chloroplast (cp) is an autonomous plant organelle with an individual genome that codes for essential cellular functions. The architecture and gene content of the cp genome is highly conserved in angiosperms. The plastome of Corydalis belongs to the Papaveraceae family, and the genome is comprised of unusual rearrangements and gene content. Thus far, no extensive comparative studies have been carried out to understand the evolution of Corydalis chloroplast genomes. Therefore, the Corydalis platycarpa cp genome was sequenced, and wide-scale comparative studies were conducted using publicly available twenty Corydalis plastomes. Comparative analyses showed that an extensive genome rearrangement and IR expansion occurred, and these events evolved independently in the Corydalis species. In addition, the protein-coding genes accD and the ndh gene loss events occurred in the common ancestor of the Corydalis and sub-clade of the Corydalis lineage, respectively. The gene ndh lost in the Corydalis-sub clade species is distributed predominantly in the Qinghai-Tibetan plateau (QTP) region. The molecular clock analysis suggests that the divergence time of all the ndh gene lost Corydalis sub-clade species occurred in the 44.31 - 15.71 mya. These results coincide very well with the uplift of the Qinghai-Tibet Plateau in the Oligocene and Miocene periods, and maybe during this period, it probably triggered the radiation of the Corydalis species. To the best of the authors' knowledge, this is the first large-scale comparative study of Corydalis plastomes and their evolution. The present study may provide insights into the plastome architecture and the molecular evolution of Corydalis species.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제13권7호
• /
• pp.454-461
• /
• 2007

최근 휴대용 임베디드(Embedded) 시스템들은 크기는 작아지나 사용자들의 요구를 만족시키기 위해서 여러 가지 복합적인 기능을 내장하고 있다. 복합적인 기능 수행을 하기 위해서는 처리 능력이 뛰어난 프로세서들을 사용해야만 하고 시스템의 크기를 줄이기 위해서 적은 용량의 배터리를 사용하는 것이 일반적이다. 그러므로 시스템을 한번 충전한 후에 사용할 수 있는 배터리 사용 시간(Battery Life Time)은 중요한 문제로 대두되고 있다. 시스템의 배터리 사용 시간을 늘리기 위해서는 효율적인 전원 설계, 기능 수행에 따른 전력 관리 그리고 프로세서의 전압과 프로세서 클럭(Clock)의 주파수를 최적화하는 것이 가장 중요하다. 이를 위해서 본 논문에서는 전력 효율을 예측하여 시스템의 전체적인 전력 효율을 최적화하는 전원 구성을 하였으며 각 기능에 따른 전력 관리를 위해서 음악 파일 재생과 동영상 파일 재생을 위한 마이크로 프로세서를 사용하고 디지털 멀티미디어 방송(Digital Multimedia Broadcasting) 시청을 위한 별도의 마이크로 프로세서를 사용함으로써 음악 재생과 동영상 재생 시에는 디지털 멀티미디어 방송시청을 위한 마이크로 프로세서에 전원 공급을 차단함으로써 전력 관리를 최적화한다. 마지막으로 시스템에서 사용되는 프로세서들의 전력 관리를 위해 가변 전압 주파수 스케일링(Dynamic Voltage and Frequency Scaling)을 적용하여 프로세서들 또한 최적화하고 실제 구현된 시스템에 실험 결과들을 통하여 감소된 소비 전력의 결과를 보여준다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.1022-1027
• /
• 2003

The Motion controllers provide the sophisticated performance and enhanced capabilities we can see in the movements of robotic systems. Several types of motion controllers are available, some based on the kind of overall control system in use. PLC (Programmable Logic Controller)-based motion controllers still predominate. The many peoples use MCU (Micro Controller Unit)-based board level motion controllers and will continue to in the near-term future. These motion controllers control a variety motor system like robotic systems. Generally, They consist of large and complex circuits. PLC-based motion controller consists of high performance PLC, development tool, and application specific software. It can be cause to generate several problems that are large size and space, much cabling, and additional high coasts. MCU-based motion controller consists of memories like ROM and RAM, I/O interface ports, and decoder in order to operate MCU. Additionally, it needs DPRAM to communicate with host PC, counter to get position information of motor by using encoder signal, additional circuits to control servo, and application specific software to generate a various velocity profiles. It can be causes to generate several problems that are overall system complexity, large size and space, much cabling, large power consumption and additional high costs. Also, it needs much times to calculate velocity profile because of generating by software method and don't generate various velocity profiles like arbitrary velocity profile. Therefore, It is hard to generate expected various velocity profiles. And further, to embed real-time OS (Operating System) is considered for more reliable motion control. In this paper, the structure of chip-based precision motion controller is proposed to solve above-mentioned problems of control systems. This proposed motion controller is designed with a FPGA (Field Programmable Gate Arrays) by using the VHDL (Very high speed integrated circuit Hardware Description Language) and Handel-C that is program language for deign hardware. This motion controller consists of Velocity Profile Generator (VPG) part to generate expected various velocity profiles, PCI Interface part to communicate with host PC, Feedback Counter part to get position information by using encoder signal, Clock Generator to generate expected various clock signal, Controller part to control position of motor with generated velocity profile and position information, and Data Converter part to convert and transmit compatible data to D/A converter.

• 대한환경공학회지
• /
• 제31권5호
• /
• pp.364-370
• /
• 2009

정수처리공정에서 안정적인 탁도 관리가 날이 갈수록 중요해지고 있다. 따라서 침전 효율 향상을 위한 플록형성 공정의 최적화는 매우 중요하다. 우리는 전산유체역학적 방법을 이용하여 플록큐레이터의 회전방향(시계방향, 반시계방향)에 따른 플록 형성지 내 유동특성을 평가하였다. 평가 결과, 플록큐레이터가 시계방향으로 회전하는 경우는 플록큐레이터 회전방향과 수류 흐름이 일치하는 수표면 쪽에서 유동이 강해지고 유출량의 분산 및 표준편차는 각각 8.5, 2.9로 나타났다. 반면에 플록큐레이터가 반시계 방향으로 회전하는 경우는 플록큐레이터 회전방향과 수류 흐름이 일치하는 바닥 쪽에서 유동이 강해지고 유출량의 분산 및 표준편차는 각각 5.3, 2.3으로 나타났다. 또한 플록형성지 유출량은 1,2단 플록큐레이터 회전방향보다는 3단 플록큐레이터의 회전방향에 의해 주로 영향을 받으며 3단 플록큐레이터가 반시계방향으로 회전하는 경우가 시계방향으로 회전하는 경우보다 유출량의 편차가 적기 때문에 침전지의 균등한 흐름을 위해 유리하다.

• 전자공학회논문지C
• /
• 제35C권11호
• /
• pp.21-30
• /
• 1998

본 논문에서는 FPGA를 이용하여 산업용 구동장치로 널리 사용되고 있는 유도 전동기의 디지털 전류 제어시스템을 구현하였다. 이를 위해 VHDL을 이용하여 FPGA를 설계하였으며 이 FPGA는 PWM 발생부, PWM 보호부, 회전속도 검출부, 프로그램 폭주 방지부, 인터럽트 발생부, 디코더 로직부, 신호 지연 발생부 및 디지털 입·출력부로 각각 구성되어있다. 본 FPGA의 설계시 고속처리의 문제점을 해결하기 위해 클럭전용핀을 활용하였으며 또한 40 MHz에서도 동작할 수 있는 삼각파를 만들기 위해 업다운 카운터와 래치부를 병렬 처리함으로써 고속화하였다. 특히 삼각파와 각종 레지스터를 비교 연산할 때 많은 팬아웃 문제에 따른 게이트 지연(gate delay) 요소를 줄이기 위해 병렬 카운터를 두어 고속화를 실현하였다. 아울러 삼각파의 진폭과 주파수 및 PWM 파형의 데드 타임 등을 소프트웨어적으로 가변 하도록 하였다. 이와 같은 기능들을 FPGA로 구현하기 위하여 퀵로직(Quick Logic)사의 pASIC 2 SpDE와 Synplify-Lite 합성툴을 이용하여 로직을 합성하였다. 또한 Verilog HDL 환경에서 최악의 상황들(worst cases)에 대한 최종 시뮬레이션이 성공적으로 수행되었다. 아울러 구현된 FPGA를 84핀 PLCC 형태의 FPGA로 프로그래밍 한 후 3상 유도전동기의 디지털 전류 제어 시스템에 적용하였다. 이를 위해 DSP(TMS320C31-40 MHz)와 FPGA, A/D 변환기 및 전류 변환기(Hall CT) 등을 이용하여 3상 유도 전동기의 디지털 전류 제어 시스템을 구성하였으며, 디지털 전류 제어의 효용성을 실험을 통해 확인하였다.