• 제목/요약/키워드: time clock

검색결과 819건 처리시간 0.029초

유비쿼터스 센서 네트워크에서의 데이터 전송시간 분석 시스템의 구현 사례 (A System for Analyzing Data Transmission Time in Ubiquitous Sensor Network)

  • 정기원;김재철;김주일;이우진
    • 한국전자거래학회지
    • /
    • 제13권2호
    • /
    • pp.149-163
    • /
    • 2008
  • 센서 네트워크에서는 데이터의 실시간 처리가 중요한 요소 중의 하나이다. 각 노드들이 감지한 데이터를 정해진 시간 내에 전달해야 필요한 시기에 적합한 처리가 가능하다. 따라서 노드들이 데이터를 정해진 시간 내에 제대로 전달하고 있는가를 점검하는 것은 매우 중요하다. 이에 따라 본 논문에서는 데이터 전송시간에 대한 모니터링을 통하여 센서 네트워크에 존재하는 노드들이 허용시간 범위 내에서 서버로 데이터를 전송하고 있는가를 확인하기 위한 데이터 전송시간 분석 시스템의 구현 사례를 제안한다. 이를 위하여 데이터 전송시간 분석을 위한 절차를 제시하고, 제시한 절차에 따라 전송시간을 분석하기 위해 필요한 시간차 분석 방법, 데이터 송수신 시간 수집 방법 및 데이터 전송시간 계산 방법을 제시한다. 또한 제시한 방법을 바탕으로 데이터 전송시간을 모니터링하고 분석하기 위한 시스템을 구현하고, 사례 연구를 수행한 결과를 보인다.

  • PDF

A Low Power 16-Bit RISC Microprocessor Using ECRL Circuits

  • Shin, Young-Joon;Lee, Chan-Ho;Moon, Yong
    • ETRI Journal
    • /
    • 제26권6호
    • /
    • pp.513-519
    • /
    • 2004
  • This paper presents a low power 16-bit adiabatic reduced instruction set computer (RISC) microprocessor with efficient charge recovery logic (ECRL) registers. The processor consists of registers, a control block, a register file, a program counter, and an arithmetic and logical unit (ALU). Adiabatic circuits based on ECRL are designed using a $0.35{\mu}m$ CMOS technology. An adiabatic latch based on ECRL is proposed for signal interfaces for the first time, and an efficient four-phase supply clock generator is designed to provide power for the adiabatic processor. A static CMOS processor with the same architecture is designed to compare the energy consumption of adiabatic and non-adiabatic microprocessors. Simulation results show that the power consumption of the adiabatic microprocessor is about 1/3 compared to that of the static CMOS microprocessor.

  • PDF

고성능 컴퓨터의 고신뢰도 보장을 위한 이중(Duplex) 시스템의 작업 시퀀싱/스케쥴링 기법 연구 (Task Scheduling to Minimize the Effect of Coincident Faults in a Duplex Controller Computer)

  • 임한승;김학배
    • 한국정보처리학회논문지
    • /
    • 제6권11호
    • /
    • pp.3124-3130
    • /
    • 1999
  • A duplex system enhances reliability by tolerating faults through spatial redundancy. Faults can be detected by duplicating identical tasks in pairs of modules. However, this kind of systems cannot even detect the fault if it occurs coincidently due to either malfunctions of common component such as power supply and clock or due to such environmental disruption as EMI. In the paper, we propose a method to reduce those effects of coincident faults in the duplex controller computer. Specifically, a duplex system tolerates coincident faults by using a sophistication sequencing of scheduling technique with certain timing redundancy. In particular when all tasks should be completed in the sense of real-time, the suggested scheduling method works properly to minimize the probability of faulty tasks due to coincident fault without missing the timing constraints.

  • PDF

Syntax directed Compiler for Subset of PASCAL

  • 이태경
    • 정보과학회지
    • /
    • 제4권2호
    • /
    • pp.65-73
    • /
    • 1986
  • Compiler 교육용 Compiler의 필요성은 강조할 필요가 있다. 이 교육용 Compiler가 가져야 할 성질은 다음과 같다. 첫째, Modular programming Technique사용하여 이해하기 쉬운 작은 program 형태로 만들어야 한다. 그렇게 함으로써 학생들이 상호결합(interface)변수와 형태를 알고 Compiler의 한 부분을 자신의 program으로 대치한 후 실험하여 볼 수 있다. 둘째; 내부에서 사용되는 Table은 간단한 형태로 구성한다. 세째; 다른 언어의 Compiler를 쓸때 사용하는 program(예를들면 parser generator)이 있어야 한다. 이것을 이용하여 학생들은 자신이 만든 언어의 Compiler를 학기중에 만들 수 있다. 넷째; REAL TIME clock을 이용하여 각 program module이 사용한 시간을 찍어낼 수 있어야 한다. 이렇게 함으로써 어떤 module이 가장 많은 시간을 소모하며, 이것을 개선하는 방 법을 찾아낼 수 있다. 다섯째; Compile된 결과를 Assembler 언어로도 출시시킬 수 있어야 한다. 위와 같은 교육용 Compiler의 제작 방법과 그 문제점에 대하여 서술하려고 한다.

도시철도 실시간 모니터링 시스템 적용 사례 (Application of 5678SMRT Real-time Monitoring system)

  • 윤재관;박종헌;김기춘
    • 한국철도학회:학술대회논문집
    • /
    • 한국철도학회 2011년도 정기총회 및 추계학술대회 논문집
    • /
    • pp.737-747
    • /
    • 2011
  • 5678SMRT has installed various sensor for operating conditions(field of electric, facilities, signal, communication equipment and track) and environment of Every Function Room for remotely detecting and monitoring. Installed sound sensor for analyzed after remotely heard the noise of every equipment at Every Function Room and temperature sensor for check the temperature condition of Every Function Room. Additional installed voltage sensor in signal equipment room for monitoring RF track-circuit's voltage condition. Installed displacement sensor at The Chungdam bridge's railway for measuring and monitoring track displacement caused by temperature change and Pan/Tilt camera at sub-station and drainage for remotely field monitoring. Installed sensor for each equipment's operating condition and failure at Every Function Room then periodic check of workforce turned to around-the-clock surveillance by sensor therefore improvement of operating equipment. SMRT is lots of prevent a failure by Immediately detect of precondition of equipment failure by analyzed the sensor data. If the occurrence of an failure, become detected Immediately so possibility correct diagnosis and order by remotely field check by installed camera and sound sensor at field.

  • PDF

고화질 스테레오 비디오 전송 시스템을 위한 동기화 기법 (Synchronization Issues for Stereoscopic High-Definition Video Delivery over IP Networks)

  • 김종률;이석희;김종원
    • 한국HCI학회:학술대회논문집
    • /
    • 한국HCI학회 2006년도 학술대회 1부
    • /
    • pp.1373-1378
    • /
    • 2006
  • 대용량의 네트워크 인프라가 확대되고, 네트워크를 통한 DV, HD 급의 고화질 비디오 전송이 보편화 되면서, 고화질의 비디오에 몰입감, 현실감을 증진시키기 위한 스테레오 HD 비디오 전송이 가능하게 되었다. 본 논문은 IP 네트워크를 통해서 스테레오 HD 비디오 전송을 가능하게 해주는 소프트웨어 기반의 HD 비디오 전송 시스템에서 효과적으로 몰입감과 입체감을 제공하기 위해 충족되어야 하는 좌우 영상의 동기화에 필요한 요소들을 다룬다. 제안된 동기화 기법은 수신 측에서 최종적으로 동기화된 좌우 영상을 통해 스테레오 HD 비디오를 얻기 위해서 좌우 카메라로부터 영상의 획득 시, 획득된 영상의 네트워크 전송 시, 또 수신된 영상의 재생 시 좌우 영상의 동기화한다. 결과적으로 동기화 된 좌우 영상을 통하여 몰입감과 현실감을 가지는 스트레오 HD 비디오를 실시간으로 감상할 수 있다.

  • PDF

A Low-Power LSI Design of Japanese Word Recognition System

  • Yoshizawa, Shingo;Miyanaga, Yoshikazu;Wada, Naoya;Yoshida, Norinobu
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2002년도 ITC-CSCC -1
    • /
    • pp.98-101
    • /
    • 2002
  • This paper reports a parallel architecture in a HMM based speech recognition system for a low-power LSI design. The proposed architecture calculates output probability of continuous HMM (CHMM) by using concurrent and pipeline processing. They enable to reduce memory access and have high computing efficiency. The novel point is the efficient use of register arrays that reduce memory access considerably compared with any conventional method. The implemented system can achieve a real time response with lower clock in a middle size vocabulary recognition task (100-1000 words) by using this technique.

  • PDF

An Implementation on the High Speed Blowfish

  • Park, Jong-Tae;Rhee, Kang-Hyeon
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2002년도 ITC-CSCC -1
    • /
    • pp.635-638
    • /
    • 2002
  • Blowfish is a symmetric block cipher that can be used as a drop-in replacement fur DES or IDEA. It takes a variable-length key, from 32bit to 448bit, making it ideal for both domestic and exportable use. This paper is somewhere middle-of-the-line, where this paper made significant tradeoffs between speed, size and ease of implementation. The main focus was to make an implementation that was usable, moderately compact, and would still run at an acceptable clock speed. For the real time process of blowfish, it is required that high-speed operation and small size hardware. So, A structure of new adders constructed in this study has all advantages abstracted from other adders. As for this new adder, area cost increases by 1.06 times and operation speed increases by 1.42 times.

  • PDF

타원곡선 암호를 위한 시스톨릭 Radix-4 유한체 곱셈기의 설계 (Design of a systolic radix-4 finite-field multiplier for the elliptic curve cryptosystem)

  • 김주영;박태근
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2005년도 추계종합학술대회
    • /
    • pp.695-698
    • /
    • 2005
  • The finite-field multiplication can be applied to the wide range of applications, such as signal processing on communication, cryptography, etc. However, an efficient algorithm and the hardware design are required since the finite-field multiplication takes much time to compute. In this paper, we propose a radix-4 systolic multiplier on $GF(2^m)$ with comparative area and performance. The algorithm of the proposed standard-basis multiplier is mathematically developed to map on low-cost systolic cell, so that the proposed systolic architecture is suitable for VLSI design. Compared to the bit-serial and digit-serial multipliers, the proposed multiplier shows relatively better performance with low cost. We design and synthesis $GF(2^{193})$ finite-field multiplier using Hynix $0.35{\mu}m$ standard cell library and the maximum clock frequency is 400MHz.

  • PDF

영상신호 처리를 위한 이산 웨이브렛 변환용 부호화기 설계 (A design of Discrete Wavelet Transform Encoder for Image Signal Processing)

  • 김윤홍;김정화양원일이강현
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1998년도 추계종합학술대회 논문집
    • /
    • pp.1101-1104
    • /
    • 1998
  • The modern multimedia applications which are video processor, video conference or video phone and so forth require real time processing. Because of a large amount of image data, those require high compression performance. In this paper, the prosposed image processing encoder was designed by using wavelet transform encoding. The proposed filter block can process imae data on the high speed because of composing individual function blocks by parallel and compute both highpass and lowpass coefficient in the same clock cycle. When image data is decomposed into multiresolution, the proposed scheme needs external memory and controller to save intermediate results and it can operate within 33MHz.

  • PDF