• Journal of the Korean Society for Nondestructive Testing
• /
• v.25 no.2
• /
• pp.117-126
• /
• 2005

A stoichiometric mixture of evaporating materials for $AgGaS_2$ single crystal thin films was prepared from horizontal electric furnace. To obtain the single crystal thin films, $AgGaS_2$ mixed crystal was deposited on thoroughly etched semi-insulating GaAs(100) substrate by the hot wall epitaxy (HWE) system. The source and substrate temperatures were $590^{\circ}C\;and\;440^{\circ}C$, respectively The temperature dependence of the energy band gap of the $AgGaS_2$ obtained from the absorption spectra was well described by the Varshni's relation, $E_g(T)=2.7284 eV-(8.695{\times}10^{-4}eV/K)T^2/T(T+332K)$. After the as-grown $AgGaS_2$, single crystal thin films was annealed in Ag-, S-, and Ga-atmospheres, the origin of point defects of $AgGaS_2$ single crystal thin films has been investigated by the photoluminescence(PL) at 10K. The native defects of $V_{Ag},\;V_s,\;Ag_{int},\;and\;S_{int}$, obtained by PL measurements were classified as a donors or acceptors type. And we concluded that the heat-treatment in the Ag-atmosphere converted $AgGaS_2$ single crystal thin films to an optical n-type. Also, we confirmed that Ga in $AgGaS_2$ crystal thin films did not form the native defects because Ga in $AgGaS_2$ single crystal thin films existed in the form of stable bonds.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.162-162
• /
• 1999

초고주파 집적회로의 핵심소자로 각광을 받고 있는 GaAs MESFET(MEtal-emiconductor)은 게이트 형성 공정이 가장 중요하며, WNx 내화금속을 이용한 planar 게이트 구조의 경우 임계전압(Vth:threshold voltage)의 균일도가 우수할 뿐만 아니라 특히 Side-wall을 이용한 self-align 게이트는 소오스 저항을 줄일 수 있어 고성능의 소자 제작을 가능하게 한다.(1) 본 연구의 핵심이 되는 Side-wall을 형성하기 위하여 PECVD법에 의한 SiOx 박막을 증착하고, 건식식각법을 이용하여 SiOx side-wall을 형성하였다. 이 공정을 이용하여 소오스 저항이 낮고 임계전압의 균일도가 우수한 고성능의 self-aligned gate MESFET을 제작하였다. 3inch GaAs 기판상에 이온주입법에 의한 채널 형성, d.c. 스퍼터링법에 의한 WNx 증착, PECVD법에 의한 SiOx 증착, MERIE(Magnetic Enhanced Reactive Ion Etcing)에 의한 Side-wall 형성, LDD(Lightly Doped Drain)와 N+ 이온주입, 그리고 RTA(Rapid Thermal Annealing)를 사용하여 활성화 공정을 수행하였다. 채널은 40keV, 4312/cm2로, LDD는 50keV, 8e12/cm2로 이온주입하였고, 4000A의 SiOx를 증착한 후 2500A의 Side-wall을 형성하였다. 옴익 접촉은 AuGe/Ni/Au 합금을 이용하였고, 소자의 최종 Passivation은 SiNx 박막을 이용하였다. 제작된 소자의 전기적 특성은 hp4145B parameter analyzer를 이용한 전압-전류 측정을 통하여 평가하였다. Side-wall 형성은 0.3$\mu\textrm{m}$ 이상의 패턴크기에서 수직으로 잘 형성되었고, 본 연궁에서는 게이트 길이가 0.5$\mu\textrm{m}$인 MESFET을 제작하였다. d.c. 특성 측정 결과 Vds=2.0V에서 임계전압은 -0.78V, 트랜스컨덕턴스는 354mS/mm, 그리고 포화전류는 171mA/mm로 평가되었다. 특히 본 연구에서 개발된 트랜지스터의 게이트 전압 변화에 따른 균일한 트랜스 컨덕턴스의 특성은 RF 소자로 사용할 때 마이크로 웨이브의 왜곡특성을 없애주기 때문에 균일한 신호의 전달을 가능하게 한다. 0.5$\mu\textrm{m}$$\times$100$\mu\textrm{m}$ 게이트 MESFET을 이용한 S-parameter 측정과 Curve fitting 으로부터 차단주파수 fT는 40GHz 이상으로 평가되었고, 특히 균일한 트랜스컨덕턴스의 경향과 함께 차단주파수 역시 게이트 바이어스, 즉 소오스-드레스인 전류의 변화에 따라 균일한 값을 보였다. 본 연구에서 개발된 Side-wall 공정은 게이트 길이가 0.3$\mu\textrm{m}$까지 작은 경우에도 사용가능하며, WNx self-align gate MEESFET은 낮은 소오스저항, 균일한 임계전압 특성, 그리고 높고 균일한 트랜스 컨덕턴스 특성으로 HHP(Hend-Held Phone) 및 PCS(Personal communication System)와 같은 이동 통신용 단말기의 MMICs(Monolithic Microwave Integrates Circuits)의 제작에 활용될 것으로 기대된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.309.1-309.1
• /
• 2014

III-N계 기반의 광 반도체는 직접 천이형 넓은 밴드갭 구조를 갖고 있기 때문에 자외선에서 가시광을 포함한 적외선까지 포함한 폭 넓은 발광이 가능하여 조명 및 디스플레이 관련 차세대 광원으로 많은 관심을 받고 있다. 하지만 p형 GaN의 경우, 상온에서 도펀트로 사용되는 마그네슘(Mg)이 수소(H)와 결합하여 보상 효과를 나타내기 때문에 높은 정공농도를 갖기에 어려움이 있다고 알려져 있다. 따라서, 대부분의 연구 그룹에서는 GaN계 LED 소자를 성장 후 rapid thermal annealing 공정이 요구되고 있고, 최근에는 박막 성장 후 반응로 내에서 자체적으로 열처리를 진행하고 있는 실정이다. 하지만, 열처리 조건은 LED 소자의 발광특성에 큰 영향을 주기 때문에 본 연구에서는 반응로에서 열처리가 된 LED 샘플에 대해 추가적인 열처리 공정의 유무에 따른 GaN계 LED소자의 광학적 및 전기적 특성에 대해 알아보고자 하였다. 금속유기화학증착법을 이용하여 c-면 사파이어 기판에 저온 GaN 완충층 및 $2.0{\mu}m$두께의 GaN 박막을 성장한 후, $3.0{\mu}m$두께의 n-형 GaN에피층과 InGaN/GaN 5주기의 양자우물구조를 형성하고 $0.1{\mu}m$두께의 p형 GaN층을 성장하였다. P-형 GaN층 성장 후 온도를 내리면서 $750^{\circ}C$, N2 분위기에서 5분간 Mg 활성화를 위한 열처리를 반응로에서 in-situ로 진행하였다. 그 후 급속열처리 장비에 장입하여 $650^{\circ}C$, N2 분위기에서 5분간 추가적인 열처리를 진행하여 추가 열처리 유무에 따른 LED소자의 특성을 분석하였다. 추가적인 열처리 유무에 따른 LED소자의 레이저 여기에 의한 포토루미네선스 스펙트럼과 전계발광 스펙트럼을 조사한 바, 포토루미네선스 스펙트럼의 경우 추가적인 열처리를 진행하였을 경우, 이전보다 발광 세기가 감소함을 나타내었다. 이는 추가적인 열처리에 의해 InGaN/GaN 활성층이 손상되었기 때문이라고 추측된다. 그러나 전계발광 스펙트럼에서는 활성층이 손상되었음에도 불구하고 전계 발광세기가 3배 가량 증가한 것을 확인할 수 있었다. 또한, 20 mA 인가 시 4.2 V 에서 3.7 V로 전압이 감소하였다. 상기 결과로 미루어 볼 때 열처리에 의한 InGaN/GaN 활성층 손상에도 불구하고 광 세기가 크게 증가한 것은 금속유기화학증착장치의 in-situ 열처리에 의한 Mg가 충분히 활성화되지 못하였고, 추가적인 열처리에 의하여 p형 GaN에서 Mg-H 복합체의 분리로 인한 Mg 활성화가 더욱더 효과적으로 이루어졌기 때문이라고 추측된다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2003.07a
• /
• pp.352-356
• /
• 2003

A stoichiometric mixture of evaporating materials for $CuGaSe_2$ single crystal am films was prepared from horizontal electric furnace. Using extrapolation method of X-ray diffraction patterns for the polycrystal $CuGaSe_2$, it was found tetragonal structure whose lattice constant $a_0$ and $c_0$ were $5.615\;{\AA}\;and\;11.025\;{\AA}$, respectively. To obtain the single crystal thin films, $CuGaSe_2$ mixed crystal was deposited on thoroughly etched semi-insulating GaAs(100) substrate by the hot wall epitaxy (HWE) system. The source and substrate temperatures were $610^{\circ}C$ and $450^{\circ}C$, respectively, The crystalline structure of the single crystal thin films was investigated by the photoluminescence and double crystal X-ray diffraction (DCXD). The carrier density and mobility of $CuGaSe_2$ single crystal thin films measured with Hall effect by van der Pauw method are $9.24{\times}10^{16}\;cm^{-3}$ and $295\;cm^2/V{\cdot}s$ at 293 K, respectively. The temperature dependence of the energy band gap of the $CuGaSe_2$ obtained from the absorption spectra was well described by the Varshni's relation, $E_g(T)\;:\;1.7998\;eV\;-\;(8.7489\;{\times}\;10^{-4}\;eV/K)T^2(T\;+\;335\;K)$. After the as-grown $CuGaSe_2$ single crystal thin films was annealed in Cu-, Se-, and Ga-atmospheres, the origin of point defects of $CuGaSe_2$ single crystal thin films has been investigated by the photoluminescence(PL) at 10 K. The native defects of $V_{CU}$, $V_{Se}$, $CU_{int}$, and $Se_{int}$, obtained by PL measurements were classified as a donors or accepters type. And we concluded that the heat-treatment in the Cu-atmosphere converted $CuGaSe_2$ single crystal thin films to an optical n-type. Also, we confirmed that Ga in $CuGaSe_2/GaAs$ did not form the native defects because Ga in $CuGaSe_2$ single crystal thin films existed in the form of stable bonds.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2005.11a
• /
• pp.111-112
• /
• 2005

To obtain the single crystal thin films, $CuInSe_2$, mixed crystal was deposited on thoroughly etched semi-insulating GaAs(100) substrate by the hot wail epitaxy (HWE) system. The source and substrate temperatures were 620$^{\circ}C$ and 410$^{\circ}C$, respectively. The crystalline structure of the single crystal thin films was investigated by the photoluminescence and double crystal X-ray diffraction (DCXD). The carrier density and mobilily of $CuInSe_2$ single crystal thin films measured with Hall effect by van der Pauw method are $9.62\times10^{16}$ $cm^{-3}$ and $296cm^2/V{\cdot}s$ at 293 K, respectively. The temperature dependence of the energy band gap of the CulnSe$_2$ obtained from the absorption spectra was well described by the Varshni's relation E$_g$(T) = 1.1851 eV - ($8.99\times10^{-4}$ ev/K)T$_2$/(T + 153K). After the as-grown $CuInSe_2$ single crystal thin films was annealed in Cu-, Se-, and In-atmospheres the origin of point defects of $CuInSe_2$ single crystal thin films has been investigated by the photoluminescence(PL) at 10 K. The nat ive defects of V$_{Cu}$, $V_{Se}$, Cu$_{int}$, and $Se_{int}$ obtained by PL measurements were classified as a donors or accepters type. And we concluded that the heat-treatment in the Cu-atmosphere converted $CuInSe_2$ single crystal thin films to an optical n-type. Also, we confirmed that In in $CuInSe_2$/GaAs did not form the native defects because In in $CuInSe_2$ single crystal thin films existed in the form of stable bonds.

• Journal of Sensor Science and Technology
• /
• v.11 no.1
• /
• pp.48-53
• /
• 2002

Ferroelectric $Pb_{0.99}[(Zr_{0.6}Sn_{0.4})_{1-x}Ti_x]_{0.98}Nb_{0.02}O_3$(PNZST) thin films were deposited by a RF magnetron sputtering on $(La_{0.5}Sr_{0.5})CoO_3$(LSCO)/Pt/Ti/$SiO_2$/Si substrate using a PNZST target with excess PbO of 10 mole%. The crystallinity and electrical properties of the thin films with various composition ratio were investigated. The thin films deposited at the substrate temperature of $500^{\circ}C$ and the power of 80 W were crystallized to a perovskite phase after rapid thermal annealing(RTA) at $650^{\circ}C$ for 10 seconds in air. A PNZST thin films with Ti of 10 mole% showed the good crystallinity and ferroelectric properties. The remanent polarization and coercive field of the PNZST capacitor were about $20\;{\mu}C/cm^2$ and 50 kV/cm, respectively. The reduction of the polarization after $2.2{\times}10^9$ switching cycles was less than 10%.

• Horticultural Science & Technology
• /
• v.18 no.4
• /
• pp.513-517
• /
• 2000

This experiment was carried out to detect the cymbidium mosaic virus (CymMV) and the odontoglossum ringspot virus (ORSV) in the seed-derived plantlets of Phalaenopsis imported from Taiwan by one-step reverse transcription-polymerase chain reaction (RT-PCR). Simple and rapid crude plant extracts for RT-PCR were prepared. The reverse transcription step was performed at $42^{\circ}C$ for 45 min and the following thermal cycling scheme was used for 36 reaction cycles: template predenaturation at $96^{\circ}C$ for 2 min, template denaturation at $96^{\circ}C$ for 30 s, primer annealing at $60^{\circ}C$ for 30 s, and DNA synthesis at $72^{\circ}C$ for 1 min. Of the 40 seed-derived plantlets of Phalaenopsis imported from Taiwan, all of them were infected with CymMV, but ORSV was not detected.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.140-140
• /
• 2018

The 3D interconnect technologies have been appeared, as the density of Integrated Circuit (IC) devices increases. Through Silicon Via (TSV) process is an important technology in the 3D interconnect technologies. And the process is used to form a vertically electrical connection through silicon dies. This TSV process has some advantages that short length of interconnection, high interconnection density, low electrical resistance, and low power consumption. Because of these advantages, TSVs could improve the device performance higher. The fabrication process of TSV has several steps such as TSV etching, insulator deposition, seed layer deposition, metallization, planarization, and assembly. Among them, TSV metallization (i.e. TSV filling) was core process in the fabrication process of TSV because TSV metallization determines the performance and reliability of the TSV interconnect. TSVs were commonly filled with metals by using the simple electrochemical deposition method. However, since the aspect ratio of TSVs was become a higher, it was easy to occur voids and copper filling of TSVs became more difficult. Using some additives like an accelerator, suppressor and leveler for the void-free filling of TSVs, deposition rate of bottom could be fast whereas deposition of side walls could be inhibited. The suppressor was adsorbed surface of via easily because of its higher molecular weight than the accelerator. However, for high aspect ratio TSV fillers, the growth of the top of via can be accelerated because the suppressor is replaced by an accelerator. The substitution of the accelerator and the suppressor caused the side wall growth and defect generation. The suppressor was used as Single additive electrodeposition of TSV to overcome the constraints. At the electrochemical deposition of high aspect ratio of TSVs, the suppressor as single additive could effectively suppress the growth of the top surface and the void-free bottom-up filling became possible. Generally, copper was used to fill TSVs since its low resistivity could reduce the RC delay of the interconnection. However, because of the large Coefficients of Thermal Expansion (CTE) mismatch between silicon and copper, stress was induced to the silicon around the TSVs at the annealing process. The Keep Out Zone (KOZ), the stressed area in the silicon, could affect carrier mobility and could cause degradation of the device performance. Cobalt can be used as an alternative material because the CTE of cobalt was lower than that of copper. Therefore, using cobalt could reduce KOZ and improve device performance. In this study, high-aspect ratio TSVs were filled with cobalt using the electrochemical deposition. And the filling performance was enhanced by using the suppressor as single additive. Electrochemical analysis explains the effect of suppressor in the cobalt filling bath and the effect of filling behavior at condition such as current type was investigated.

• Polymer(Korea)
• /
• v.30 no.6
• /
• pp.478-485
• /
• 2006

Physical properties and flammability of polyhydroxyamides (PHAs) haying poly (ethylene-glycol) methyl ether (MPEG) and/or dimethylphenoxy pendants were studied by using DSC, TGA, FTIR, pyrolysis combustion flow calorimeter (PCFC), and X-ray diffractometer. The degradation temperatures of the polymers were recorded in the ranges of $276{\sim}396^{\circ}C$ in air. PCFC results showed that the heat release (HR) capacity and total heat release (total HR) values of the PHAs were increased with in-creasing molecular weight of MPEG. In case of M-PHA 2 annealed at $290^{\circ}C$, the values of HR capacity were siginificantly decreased from 253 to 42 J/gK, and 60% weight loss temperatures increased from 408 to $856^{\circ}C$ with an annealing temperature. The activation energy for the decomposition reaction of the PHAs showed in the range of $129.3{\sim}235.1kJ/mol$, which increased with increasing conversion. Tensile modulus of PHAs were decreased as increasing chain of MPEG, and showed an increase more than initial modulus after converted to PBOs.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2016.11a
• /
• pp.100-100
• /
• 2016

물리기상증착방법 (Physical vapor deposition)에 의하여 합성된 천이금속 질화물 박막은 경도, 내마모성 등 절삭공구의 성능을 향상시키며, Ti-Al-N, Ti-Zr-N, Zr-Al-N, Cr-Si-N 등의 3원계 경질 박막에 대한 연구가 지속적으로 이루어지고 있다. 이중에서도 CrAlN 코팅은 높은 경도, 낮은 표면 조도 등의 우수한 기계적 특성 이외에 고온에서 안정한 합금상 형성으로 인하여 우수한 내열성을 보유하여 공구 코팅으로의 적용 가능성이 크다. 그러나 최근 공구사용 환경의 가혹화로 인하여 코팅의 내마모성 및 내열성 등의 물성 향상을 통한 공구의 수명 향상이 필요시 되고 있으며, 코팅에 적합한 중간층을 합성함으로써 공구 코팅으로의 적용 가능성을 높이는 연구들이 진행되고 있다. 본 연구에서는 CrAlN 코팅의 물성을 향상시키기 위해 CrAlN 코팅과 WC-Co 6wt.% 모재 사이에 CrN, CrZrN, CrN/CrZrSiN 등의 다양한 중간층을 합성하였으며, 중간층을 포함한 모든 코팅의 두께는 $3{\mu}m$ 로 제어하였다. 합성된 코팅의 미세조직, 경도 및 탄성계수, 내모성을 분석하기 위해 field emission scanning electron microscopy(FE-SEM), nano-indentation, ball-on-disk 마모시험기 및 ${\alpha}-step$을 사용하였다. 코팅의 내열성을 확인하기 위해 코팅을 furnace에 넣어 공기중에서 500, 600, 700, 800, 900, $1,000^{\circ}C$로 30분 동안 annealing 한 후에 nano-indentation을 사용하여 경도를 측정하였다. CrAlN 코팅을 나노 인덴테이션으로 분석한 결과, 모든 코팅의 경도(35.5-36.2 GPa)와 탄성계수(424.3-429.2 GPa)는 중간층의 종류에 상관없이 비슷한 값을 보인 것으로 확인됐다. 그러나, 코팅의 마찰계수는 중간층의 종류에 따라 다른 값을 보였으며, CrN/CrZrSiN 중간층을 증착한 CrAlN 코팅의 마찰계수는 0.34로 CrZrN 중간층을 증착한 CrAlN 코팅의 마찰계수(0.41)에 비해 낮은 값을 보였다. 또한, 코팅의 마모율 및 마모폭도 비슷한 경향을 보인 것으로 보아, CrN/CrZrSiN 중간층을 합성한 CrAlN 코팅의 내마모성이 상대적으로 우수한 것으로 판단된다. 이것은 중간층의 H/E ratio가 코팅의 내마모성에 미치는 영향에 의한 결과로 사료된다. H/E ratio는 파단시의 최대 탄성 변형율로써, 모재/중간층/코팅의 H/E ratio 구배에 따라 코팅 내의 응력의 완화 정도가 변하게 된다. WC 모재 (H/E=0.040)와 CrAlN 코팅(H/E=0.089) 사이에서 CrN, CrZrSiN 중간층의 H/E ratio 는 각각 0.076, 0.083 으로 모재/중간층/코팅의 H/E ratio 구배가 점차 증가함을 확인 할 수 있었고, 일정 응력이 지속적으로 가해지면서 진행되는 마모시험중에 CrN과 CrZrSiN 중간층이 WC와 CrAlN 코팅 사이에서 코팅 내부의 응력구배를 완화시키는 역할을 함으로써 CrAlN 코팅의 내마모성이 향상된 것으로 판단된다. 모든 코팅을 열처리 후 경도 분석결과, CrN/CrZrSiN 중간층을 증착한 CrAlN 코팅은 $1,000^{\circ}C$까지 약 28GPa의 높은 경도를 유지한 것으로 확인 되었고, 이는 CrZrSiN 중간층 내에 존재하는 $SiN_x$ 비정질상의 우수한 내산화성에 의한 결과로 판단된다.