• 한국정보과학회논문지:소프트웨어및응용
• /
• 제32권7호
• /
• pp.592-600
• /
• 2005

프레임웍의 기능성을 철저하게 테스팅하기 위해서는 객체 지향 프레임웍의 재사용 시에 확장되는 가변 부위(hot spots)에 대한 체계적인 테스트 패턴 추출이 필수적이다. 본 논문에서는 프레임웍 가변부위의 설계 패턴을 분석하여 가변부위의 상호작용(interaction) 패턴으로부터 테스트 패턴을 추출하는 방법을 제안한다. 프레임웍 가변 부위의 설계 패턴에서 나타날 수 있는 객체들의 상호 작용은 상태도(statechart)로 표현되며, 표현된 상태도는 테스트 패턴 및 테스트 케이스를 생성하는데 사용된다. 생성된 테스트 패턴은 프레임웍을 확장하여 만들어진 어플리케이션들에 반복 적용되어 사용될 수 있다.

• 한국통신학회논문지
• /
• 제24권12A호
• /
• pp.2008-2014
• /
• 1999

IDDQ 테스팅은 CMOS 회로에서 발생되는 여러 종류의 물리적 결함을 효율적으로 검출하는 테스팅 방식이다. 본 논문에서는 테스트 대상회로의 게이트내부에서 발생하는 단락을 고려하여, 이 결함을 검출하기 위한 테스트 패턴을 찾아 주는 IDDQ 테스트 패턴 발생기를 구현하였다. 테스트 패턴을 생성하기 위해 게이트 종류별로 모든 내부 단락을 검출하는 게이트 테스트 벡터를 찾아냈다. 그리고 10,000개의 무작위패턴을 테스트대상 회로에 인가하여 각 게이트에서 요구되는 테스트 벡터를 발생시켜 주면 유용한 테스트 패턴으로 저장한다. 입력된 패턴들이 모든 게이트 테스트 벡터를 발생시켜 주거나 10,000개의 패턴을 모두 인가했을 경우 테스트 패턴 발생 절차를 종료한다. ISCAS '85 벤처마크 회로에 대한 실험을 통하여 기존의 다른 방식보다 성능이 우수함을 보여주었다.

• 전자공학회논문지B
• /
• 제29B권9호
• /
• pp.1-7
• /
• 1992

This paper proposes a built-in self-test tchnique for CMOS circuits. To detect a stuck-open fault in CMOS circuits, two consequent test patterns is required. The ordered pairs of test patterns for stuck-open faults are generated by feedback shift registers of extended length. A nonlinear feedback shift register is designed by the merging method and reordering algorithms of test patterns proposed in this paper. And a new multifunctional BILBO (Built-In Logic Block Observer) is designed to perform both test pattern generation and signature analysis efficiently.

• Journal of Advanced Marine Engineering and Technology
• /
• 제22권5호
• /
• pp.687-692
• /
• 1998

Test pattern generation is one of most difficult problems encountered in automating the design of logic circuits. The goal is to obtain the highest fault coverage with the minimum number of test patterns for a given circuit and fault set. although there have been many deterministic algorithms and heuristics the problem is still highly complex and time-consuming. Therefore new approach-es are needed to augment the existing techniques. This paper considers the problem of test pattern improvement for combinational circuits as a restricted subproblem of the test pattern generation. The problem is to maximize the fault coverage with a fixed number of test patterns for a given cir-cuit and fault set. We propose a new approach by use of a genetic algorithm. In this approach the genetic algorithm evolves test patterns to improve their fault coverage. A fault simulation is used to compute the fault coverage of the test patterns Experimental results show that the genetic algorithm based approach can achieve higher fault coverages than traditional techniques for most combinational circuits. Another advantage of the approach is that the genetic algorithm needs no detailed knowledge of faulty circuits under test.

• 전자공학회논문지A
• /
• 제32A권9호
• /
• pp.114-120
• /
• 1995

It is important to test the various kinds of interconnect faults between chips on a card/module. When boundary scan design techniques are adopted, the chip to chip interconnection test generation and application of test patterns is greatly simplified. Various test generation algorithms have been developed for interconnect faults. A new interconnect test generation algorithm is introduced. It reduces the number of test patterns by half over present techniques. It also guarantees the complete diagnosis of mutiple interconnect faults.

• 전자공학회논문지C
• /
• 제35C권9호
• /
• pp.38-48
• /
• 1998

비동기 순차 회로에 대한 시험 벡터를 생성하는 문제는 매우 어려운 문제로 남아 있다. 현재까지 이 문제에 대한 알고리즘은 거의 없었다. 그리고, 기존의 접근 방식은 시험 벡터를 생성하는 동안에는 피이드백 루프를 절단하여 그 곳에 플립플롭이 있는 것처럼 가정하고 시험 벡터를 생성하는 방식이었다. 그래서, 기존의 알고리즘은 동기 순차 회로용 시험 벡터 생성 알고리즘과 매우 유사하였다. 이것은 시험 벡터를 생성할 때에는 비동기 순차회로를 동기 순차 회로로 가정하고 시험 벡터를 생성한다는 것을 의미한다. 그러므로, 생성된 시험 벡터가 비동기 순차 회로에 적용되었을 때, 대상 결함을 검출하지 못할 수도 있다는 것을 나타낸다. 본 논문에서는 비동기 순차 회로에 대한 시험 벡터를 생성할 수 있는 알고리즘을 제시하였다. 본 논문에서 제안된 알고리즘을 적용하여 생성된 시험 벡터는 임계레이스(critical race) 문제와 순환(oscillation) 문제의 발생을 최소로 하면서 비동기 순차 회로의 결함을 검출할 수 있다. 그리고, 본 논문에서 제안된 알고리즘을 적용하여 생성된 시험 벡터는 비동기 순차 회로에 대해서 대상 결함을 검출하는 것이 보장된다.

• 한국정보처리학회논문지
• /
• 제5권9호
• /
• pp.2369-2377
• /
• 1998

고장 시뮬레이터는 생성된 검사패턴의 품질을 평가하기 위하여 사용된다. 지금까지 발표된 대부분의 고장 시뮬레이터는 버스구조를 갖는 회로를 취급하지 않고 있다. 버스구조를 갖는 회로는 검사패턴에 따라 버스충돌을 일으킬 수 있다. 이 논문에서는 버스구조를 갖는 회로에 검사패턴을 적용할 때 발생 가능한 모든 버스충돌을 분석하여 여러 유형으로 분류하고 버스충돌을 확인하는 효율적인 방법을 제안하였다. 제안된 버스충돌 확인 방법을 사용한 고장 시뮬레이터는 주어진 검사패턴의 품질을 평가함과 동시에 버스충돌을 일으키는 검사패턴의사용을 경고하여 버스충돌에 의한 버스구동기의 파괴를 막을 수 있다. 이러한 기능을 검사패턴 생성기와 연계하여 사용하면 버스충돌을 일으키지 않는 검사패턴을 생성할 수도 있다.

• 대한전자공학회논문지SD
• /
• 제43권8호
• /
• pp.27-34
• /
• 2006

내장 자체 테스트 과정에서 의사 무작위 패턴 생성기에 의해 만들어진 패턴들은 효율적인 고장 검출을 제공하지 못한다. 쓸모없는 패턴들은 테스트 시간을 줄이기 위해 제거하거나 수정을 통해 유용한 패턴으로 바꾸어야한다. 본 논문에서는 LFSR에서 생성하는 의사 무작위 패턴을 수정하고 추가적인 유효 비트 플래그를 사용하여 테스트 길이를 개선하고 높은 고장 검출률을 높이는 방법을 제안하고 있다. 또한 쓸모없는 패턴을 제거하거나 유용한 패턴으로 변경하기 위해 reseeding 방법과 수정 비트 플래그 모두 사용한다. 패턴을 수정할 때는 테스트 길이를 줄일 수 있도록 비트의 변화가 가장 적은 수를 선택한다. 본 논문에서는 단일 고착 고장만을 고려하였으며 결정 패턴을 사용하는 seed를 통해 100%의 고장 검출률을 얻을 수 있다.

• 한국과학교육학회지
• /
• 제14권2호
• /
• pp.111-122
• /
• 1994

This study tried to find the effect to the representation patterns of science concepts upon the momentum effect. The previous studies showed that the momentum effect is influenced by students' cognitive levels and the abstractness of test items. The representation patterns of science concepts are divided into 4 different types: quantitative and qualitative, verbal and image. The research method used in this study is time series design. The period is 50 days. The period is divided into "pre-lest", "intervention-test", "post-test". Pre-test period is 5 days and in this period class instruction does not exist. Intervention-lest period is 30 days and in this period class instruction exist. Post-test period is 15 days and in this period class instruction does not exist. The results showed longer momentum effect on the image-qualitative representation pattern than the other representation patterns. Qualitative concepts is formed better than quantitative. Momentum effects is not artifact but the essential characteristics of science study.

• 한국자동차공학회논문집
• /
• 제9권1호
• /
• pp.131-138
• /
• 2001

The performance analysis of an electronic equipment test is very complicate due to the variety o vehicles. In this study, automatic design system for the electronic equipment test has been carried out using the standard load patterns. For the test, standard signal patterns for each item are modeled. The test items can be decided by the user by means of these patterns. Also, engineering software modules are developed and proved to be very efficient for analyzing the test results statistically. Experiments are performed for the test system in the vehicle assembly line. By analyzing the test results, it is found that bad samples can be detected without failure. Also, the engineering software modules provide an analytical tool for the automation of the test process.