• 전자공학회논문지S
• /
• 제35S권9호
• /
• pp.63-69
• /
• 1998

본 논문에서는 MPEG-2를 이용한 압축에서 이미 압축되어 있는 영상 시퀀스내의 하나 또는 여러개의 GOP (Group of Picture)를 새로운 GOP로 교체하는 편집응용에 필수적인 사용비트량의 정합을 위한 새로운 비트율 제어방법을 제안하였다. 이전영상의 양자화값을 영상전체에 동일하게 적용하여 목표비트에 근접할때까지 반복적으로 영상을 부호화하고 각 슬라이스의 사용비트량을 기록한다. 영상단위의 양자화값 변화로는 목표 비트를 더이상 맞추지 못하므로 기록된 비트량을 이용하여 목표비트에 가장 근접하도록 슬라이스별 양자화값을 조절한 후 최종적으로 각 매크로블럭의 활동도를 참고하여 매크로블럭의 양자화값을 결정하였다. 실제영상에 적용하였을 경우 MPEG-2 Test Model 5에 비해 유사한 PSNR을 보였고 목표비트에 대한 비트에러량은 각 영상당 대략 수 내지 수십비트 이내로 줄임으로써 제안알고리듬의 유효성을 보였다.

• 한국정보통신학회논문지
• /
• 제13권1호
• /
• pp.75-80
• /
• 2009

1024비트 이상의 고비도 RSA 프로세서에서는 몽고메리 알고리즘을 효율적으로 처리하기 위하여 전체 키 스트림을 정해진 블록 단위로 처리한다. 본 논문에서는 기본 워드를 128비트로 하고 곱셈 결과의 누적기로는 256비트의 레지스터를 사용하는 타겟 RSA 프로세서에서, 128 비트 곱셈을 효율적으로 수행하기 위하여 실험을 통하여 최적화한 32비트 *32비트 곱셈기를 설계하고 검증하였다. 본 논문에서 설계한 곱셈기는 128비트 곱셈에 필요한 누적곱셈을 효율적으로 구현하는 데 필수적인 연산모듈이 된다. 구현된 곱셈기는 자동으로 합성 하였고, 기준이 되는 RSA 프로세서의 동작 주파수에서 정상적으로 동작하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.740-743
• /
• 2008

본 논문에서는 기본 워드를 128비트로 하고 곱셈 결과의 누적기로는 256비트의 레지스터를 사용하는 RSA 프로세서에서, 128 비트 곱셈을 효율적으로 수행하기 위하여 실험을 통하여 최적화한 32비트 $^*$ 32비트 곱셈기에 대한 연구를 수행하였다. $1024{\sim}2048$ 비트까지 재구성이 가능한 고비도 타겟 RSA 프로세서에서는 몽고메리 알고리즘을 효율적으로 처리하기 위하여 전체 키 스트림을 정해진 블록 단위로 처리한다. 본 논문에서 연구한 곱셈기는 128비트 곱셈에 필요한 누적곱셈 (MAC; multiply-and-aCcumultaion)을 효율적으로 구현하는 데 필수적인 연산모듈이 될 수 있다. 구현된 곱셈기는 시뮬레이션을 통하여 검증하였고, 자동 합성한 곱셈기 회로는 기준이 되는 RSA 프로세서의 동작 주파수에서 정상적으로 동작하였다.

• 한국통신학회논문지
• /
• 제25권8B호
• /
• pp.1424-1435
• /
• 2000

객체기반 동영상 부호화에서 고정 비트율을 얻도록 하는 율제어기는 채널의 비트율원하는 화질 객체간 분배 텍스쳐 및 형상간 관계 프레임스킵 결정 등에 적응성을 부여하기 위한 중요한 요소이다 따라서 이 논문에서는 울제어에 이용되는내용기반 제어기를 제안한다 이것은 이차 율제어 모델을 이용하는 MPEG-4 기법을 확장한 것이다. 객체간 중요성을 분석하여 VOP로 나뉘어지고 객체기반 모델링에 의해 비트가 할당된다, 중요성을 팍악하기 위해 시험 영상ㅇ을 비전문가에게 관측토록 하여 관심영역 VOP를 분석하였다 이에 의해 초기 목표치가 구해지고 오버플로우나 언더플로우를 방지하기 위해 전체 목표치를 설정한다. 객체간 목표치 분배는 움직임벡터 크기 객체의 크기 이전 프레임의 왜곡 등을 반영하는 통계적 특성에 따라 이루어짐과 동시에 객체의 중요성에 따라 분배하는 기법을 제안한다 제안한 기법을 MPEG-4 VM8 부호기에 사용된것과 비교한다.

• Journal of information and communication convergence engineering
• /
• 제7권4호
• /
• pp.516-520
• /
• 2009

RSA crypto-processors equipped with more than 1024 bits of key space handle the entire key stream in units of blocks. The RSA processor which will be the target design in this paper defines the length of the basic word as 128 bits, and uses an 256-bits register as the accumulator. For efficient execution of 128-bit multiplication, 32b*32b multiplier was designed and adopted and the results are stored in 8 separate 128-bit registers according to the status flag. In this paper, an efficient method to execute 128-bit MAC (multiplication and accumulation) operation is proposed. The suggested method pre-analyzed the all possible cases so that the MAC unit can remove unnecessary calculations to speed up the execution. The proposed architecture prototype of the MAC unit was automatically synthesized, and successfully operated at 20MHz, which will be the operation frequency in the RSA processor.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제7권3호
• /
• pp.446-458
• /
• 2013

Recently, energy-efficient cellular transmission has received considerable research attention to improve the energy efficiency of wireless communication. In this paper, we consider a cellular network consisting of one base station (BS) and multiple user terminals and explore the network coding for enhancing the energy efficiency of cellular downlink transmission from BS to users. We propose the network coded cellular transmission scheme and conduct its energy consumption analysis with target outage probability and data rate requirements in Rayleigh fading environments. Then, the energy efficiency in Bits-per-Joule is further defined and analyzed to evaluate the number of bits delivered per Joule of energy cost. Numerical results show that the network coded cellular transmission significantly outperforms the traditional cellular transmission in terms of energy efficiency, implying that given a Joule of energy cost, the network coded cellular transmission scheme can deliver more bits than the traditional cellular transmission.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 1997년도 Proceedings International Workshop on New Video Media Technology
• /
• pp.31-36
• /
• 1997

Bit allocation is a critical problem in video encoding such as MPEG. To improve the quality of the reconstructed sequence for a given bit rate, the assigned target bits for a group of pictures (GOP) must be allocated to each picture efficiently. In this paper, we derive a target bit allocation algorithm for more efficient rate control, by assuming that the average rate-distortion curve for an input source is logarithmic. This target bit allocation is based on Shannon's rate-distortion theory, which deals with the minimization of source distortion subject to a channel rate constraint. Simulation results show that the proposed target bit allocation algorithm provides better performance than the one in MPEG-2 Test Model 5 (TM5).

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 춘계종합학술대회
• /
• pp.778-781
• /
• 2007

1024비트 이상의 고비도 RSA 프로세서에서는 몽고메리 알고리즘을 효율적으로 처리하기 위하여 전체 키 스트림을 정해진 블록 단위로 처리한다. 본 논문에서 기본으로 하는 RSA 프로세서는 기본 워드를 128비트로 하고 곱셈 결과의 누적기로는 256비트의 레지스터를 사용한다. 128 비트 곱셈을 효율적으로 수행하기 위하여 32비트 * 32비트 곱셈기를 사용하며 각 연산 결과는 128비트 크기의 8개 레지스터에 필요에 따라 저장되어 몽고메리 알고리즘을 수행하는데 사용된다. 본 논문에서는 128 비트 곱셈에 필요한 누적곱셈 (MAC; multiply-and-aCcumultaion)을 효율적으로 계산하기 위하여 모든 연산 단계를 미리 분석하여 불필요한 연산단계를 수행하지 않고 곱셈 횟수를 줄여 효율적인 누적곱셈 연산기를 구현하였다. 구현된 누적곱셈 연산기는 자동으로 합성하였고, 본 논문 작성에서 기준이 되는 RSA 프로세서의 동작 주파수인 20MHz에서 정상적으로 동작하였다.

• 한국정보통신학회논문지
• /
• 제14권5호
• /
• pp.1193-1200
• /
• 2010

본 논문에서는 목표 비트량에 맞게 영상을 압축하는 모델 기반 매크로블록 레이어 비트율 제어 알고리즘을 제안한다. H.264 비디오 압축 표준은 다양한 압축 모드 및 최적화 방법을 사용하여 압축률을 향상 시키지만 복잡한 인코더 구조는 정확한 트래픽 제어를 어렵게 한다. 제안된 알고리즘에서는 매크로블록 단위에서 비트율과 양자화 파라미터의 관계 및 화면간 영상 변화량에 따른 MAD 값을 선형회귀분석을 통해 예측한다. 예측된 데이터를 바탕으로 각 매크로블록의 양자화 파라미터를 라그랑지 곱수 방법을 이용하여 결정한다. 이 값은 다시 한 프레임에 할당된 비트량과 발생한 비트량의 차이에 따라 수정하여 한 프레임을 압축했을 때 결과 비트량이 목표치에 근접할 수 있게 한다. 제안하는 알고리즘과 기존 알고리즘간의 비교 실험은 제안하는 알고리즘이 목표 비트량과 일치하는 결과 비트량을 생성하는 것을 보여준다.

• 한국정보통신학회논문지
• /
• 제12권1호
• /
• pp.65-70
• /
• 2008

1024비트 이상의 고비도 RSA 프로세서에서는 몽고메리 알고리즘을 효율적으로 처리하기 위하여 전체 키 스트림을 정해진 블록 단위로 처리한다. 본 논문에서 기본으로 하는 RSA프로세서는 기본 워드를 128비트로 하고 곱셈 곁과의 누적기로는 256비트의 레지스터를 사용한다. 128 비트 곱셈을 효율적으로 수행하기 위하여 32비트${\times}$32비트 곱셈기를 사용하며 각 연산 결과는 128비트 크기의 8개 레지스터에 필요에 따라 저장되어 몽고메리 알고리즘을 수행하는데 사용된다. 본 논문에서는 128비트 곱셈에 필요한 누적곱셈 (MAC; multiply-and-aCcumultaion)을 효율적으로 계산하기 위하여 모든 연산 단계를 미리 분석하여 불필요한 연산단계를 수행하지 않고 곱셈 횟수를 줄여 효율적인 누적 곱셈 연산기를 구현하였다. 구현된 누적 곱셈 연산기는 자동으로 합성하였고, 본 논문 작성에서 기준이 되는 RSA프로세서의 동작 주파수인 20MHz에서 정상적으로 동작하였다