• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.435-436
• /
• 2008

This paper presents a dual band frequency synthesizer for GSM and Wideband CDMA which is designed in a standard 0.13um CMOS 1P6M process. The shared components include phase frequency detector (PFD), charge pump (CP), loop filter, integer frequency divider(128/129 DMP, 4bit PC, 3bit SC) and Low noise Ring-VCO. A high-speed low power dual modulus prescaler is proposed to operate up to 2.1GHz at 3.3V supply voltage with 2mW power consumption by simulation. The simulated phase noise of VCO is -101dBc/Hz at 200kHz offset frequency from 1.9GHz.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 춘계학술대회
• /
• pp.697-699
• /
• 2017

본 논문에서는 D 플립플롭과 보조 전하펌프를 사용하여 작은 크기의 위상고정루프를 제안하였다. 단일 커패시터를 사용하여 크기가 작기 때문에 위상고정루프의 집적화가 가능하다. 제안된 위상고정루프는 HSPICE로 시뮬레이션 하였으며, 1.8V $0.18{\mu}m$ CMOS 공정을 사용하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -2
• /
• pp.969-972
• /
• 2000

This paper proposes 1.5V-3GHz CMOS PLL with a new delay cell for operating in high frequency and multi chained two stage VCO to improve phase noise performance. The proposed multi-chained architecture is able to reduce a timing jitter or a transition spacing and the newly VCO is operating in high frequency. The PFD circuit designed to prevent fluctuation of charge pump circuit under the locking condition. Simulation results show that the tuning range of proposed VCO is wide at 1.8GHz-3.2Ghz and power dissipation is 0.6mW.

• 전기전자학회논문지
• /
• 제24권3호
• /
• pp.859-866
• /
• 2020

본 논문에서는 2.9 V ~ 5.6V의 넓은 입력 전압 범위를 가지는 웨어러블 AMOLED용 2-채널 DC-DC 변환기를 설계한다. 양전압 V_POS는 과도한 입력전압이 인가된다 하더라도 정상 출력 전압을 생성되는 OPC를 내장하고, 경부하 효율을 제고하기 위한 SPWM-PWM 듀얼모드 및 파워 트랜지스터 3-분할을 적용한 부스트 변환기로 설계한다. 음전압 V_NEG는 전력 효율을 높이기 위해 0.5x 인버팅 차지펌프를 이용해 설계한다. 제안된 DC-DC 변환기는 0.18-㎛ BCDMOS 공정으로 설계하였다. DC-DC 변환기는 2.9V~5.6V의 입력 전압에 대해 4.6V의V_POS와 -0.6V~-2.3V의 V_NEG 전압을 생성한다. 또한 1mA~70mA 부하전류에서 49%~92%의 전력효율과 최대 20mV의 출력 리플을 가졌다.