• 마이크로전자및패키징학회지
• /
• 제20권2호
• /
• pp.39-46
• /
• 2013

본 논문은 캐리어의 이동도 및 전도도를 개선하고, 흡수된 빛의 이동 경로를 증가시켜 광흡수도를 높이기 위하여 정공 수송층 재료에 금 나노입자를 첨가하여 유기태양전지를 제작하였다. 광활성층으로는 P3HT와 PCBM의 bulk-heterojunction 구조를 사용하였다. 유기태양전지에서 금 나노입자를 첨가한 정공 수송층의 효과를 관찰하기 위하여 금 나노입자의 첨가량(0, 0.5, 1.0 wt% Au)과 열처리온도(상온, $110^{\circ}C$, $130^{\circ}C$, $150^{\circ}C$)에 따른 광학적 전기적 특성을 조사하였다. 최대전력변환효율을 갖는 유기태양전지는 0.5 wt% 금 나노입자 첨가한 소자와 $130^{\circ}C$에서 열처리한 소자에서 관찰되었다. 이때 유기태양전지의 전기적 특성은 금 나노입자를 0.5 wt% 첨가한 경우, 단락전류밀도, 곡선인자 및 전력변환효율은 각각 10.2 $mA/cm^2$, 55.8% 및 3.1%로 나타났으며, $130^{\circ}C$에서 열처리한 경우, 12.0 $mA/cm^2$의 단락전류밀도와 64.2%의 곡선인자를 가지며, 4.0%의 전력변환효율이 관찰되었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 하계학술대회 논문집 Vol.4 No.2
• /
• pp.851-856
• /
• 2003

We have investigated the material and electrical properties of $Bi_{4-x}La_xTi_3O_{12}$ (BLT) ferroelectric thin film for ferroelectric nonvolatile memory applications of capacitor type and single transistor type. The 120nm thick BLT films were deposited on $Pt/Ti/SiO_2/Si$ and $SiO_2/Nitride/SiO_2$ (ONO) substrates by the sol-gel spin coating method and were annealed at $700^{\circ}C$. It was observed that the crystallographic orientation of BLT thin films were strongly affected by the excess Bi content and the intermediate rapid thermal annealing (RTA) treatment conditions regardeless of two type substrates. However, the surface microstructure and roughness of BLT films showed dependence of two different type substrates with orientation of (111) plane and amorphous phase. As increase excess Bi content, the crystallographic orientation of the BLT films varied drastically in BLT films and exhibited well-crystallized phase. Also, the conversion of crystallographic orientation at intermediate RTA temperature of above $450^{\circ}C$ started to be observed in BLT thin films with above excess 6.5% Bi content and the rms roughness of films is decreased. We found that the electrical properties of BLT films such as the P-V hysteresis loop and leakage current were effectively modulated by the crystallographic orientations change of thin films.

• 한국세라믹학회지
• /
• 제42권7호
• /
• pp.475-482
• /
• 2005

Zn$_{l-x}$Co$_{x}$O (x = 0.05 - 0.20) films were grown on Coming 7059 glass by sol-gel process. A homogeneous and stable Zn$_{l-x}$Co$_{x}$O sol was prepared by dissolving zinc acetate dihydrate (Zn(CH$_{3}$COO)$_{2}$$\cdot$2H$_{2}$O), cobalt acetate tetrahydrate ((CH$_{3}$)$_{2}$$\cdot$CHOH) and aluminium chloride hexahydrate (AlCl$_{3}$ $\cdot$ 6H$_{2}$O) as solute in solution of isopropanol ((CH$_{3}$)$_{2}$$\cdot$CHOH) and monoethanolamine (MEA:H$_{2}$NCH$_{2}$CH$_{2}$OH). The films grown by spin coating method were postheated in air at 650°C for 1 h and annealed in the condition of vacuum (5 $\times$ 10$^{-6}$ Torr) at 300$^{\circ}C$ for 30 min and investigated the nature of c-axis preferred orientation and physical properties with different Co concentrations. Znl_xCOxO thin films with different Co concentrations were well oriented along the c-axis, but especially a highly c-axis oriented Zn$_{l-x}$Co$_{x}$O thin film was grown at 10 at$\%$ Co concentration. The transmittance spectra showed that Zn$_{l-x}$Co$_{x}$O thin films occur typical d-d transitions and sp-d exchange interaction became activated with increasing Co concentration. The electrical resistivity of the films at 10 at$\%$ Co had the lowest value due to the highest c-axis orientation. X-ray photoelectron spectroscopy and alternating gradient magnetometer analyses indicated that no Co metal cluster was formed, and the ferromagnetic properties appeared, respectively. The characteristics of the electrical resistivity and room temperature ferromagnetism of Zn$_{l-x}$Co$_{x}$O thin films suggested the possibility for the application to dilute magnetic semiconductors.

• 한국세라믹학회지
• /
• 제41권2호
• /
• pp.170-175
• /
• 2004

Y-acetate, Yb-acetate와 Mn-acetate를 출발물질로 사용하여 sol-gel 법으로 강유전성 (Y $b_{x}$ $Y_{1-x}$)Mn $O_3$ 박막을 제조하였다. Acetylaceton을 촉매로 사용하고 Reflux 법을 이용하여 안정한 (Y $b_{x}$ $Y_{1-x}$)Mn $O_3$ 전구체 용액을 얻었으며, 박막은 스핀 코팅방법으로 Si(100) 기판 위에 제조하였다 열처리 온도, 코팅용액의 Rw($H_2O$/alkoxide moi ratio)변화 등을 실험변수로 하여 박막의 결정상 변화를 연구하였다. X-선 회절분석 결과 YbMn $O_3$의 결정상을 얻기 위한 최저 열처리온도는 7$50^{\circ}C$이었으며, 최적 열처리 조건은 80$0^{\circ}C$였다 Rw를 1∼6 범위 내에서 조절하여 첨가한 결과, Rw=1의 조건에서 c-축 배향이 잘 발달된 hexagonal YbMn $O_3$ 단일 결정상을 얻었다. Si(100)기판 위에 제조된 (Y $b_{x}$ $Y_{1-x}$)Mn $O_3$ 박막은 x=0 또는 1인 경우 잔류분극(Pr)값이 약 200 nC/$ extrm{cm}^2$을 나타내었으나 0

• 한국자기학회지
• /
• 제12권2호
• /
• pp.41-45
• /
• 2002

졸-겔법으로 제조된 La/sub 0.7/Pb/sub 0.3/MnO₃(LPM)박막의 기판 효과에 따른 저 자장 영역에서의 터널형 자기저항 효과에 대하여 연구하였다. 다결정 LPMO 박막은 SiO₂/Si(100) 기판과 그 위에 확산 방지막(diffusion barrier)으로 안정화 지르코니아(yttria-stabilized zirconia, YSZ) 중간층을 도입한 기판에 증착하였으며, 반면에 c-축 방향 성장을 갖는 박막의 경우 LaA1O₃(001) (LAO) 단결정 기판을 사용하였다. LPMO/LAO 박막에서의 rocking curve 측정 결과 full width half maximum (FWHM) 값은 0.32°값을 가짐을 알 수 있었다. 상온(300 K)에서 측정한 자기저항비(MR ratio) 값은 500 Oe리 외부자장을 인가시 LPMO/SiO₂/Si 박막의 경우 0.52%, LPMO/YSZ/SiO₂/Si 박막인 경우는 0.68% 그리고, LPMO/LAO의 경우에는 0.4%에도 미치지 못하는 값을 가졌다. 이때 MR최대값을 나타내는 peaks는 자기이력 곡선의 보자력 부근에서 나타남으로 그 두 결과가 잘 일치함을 보여 주고 있다. 이러한 저 자장 영역에서의 자기저항 값의 타이는 박막 시료의 기판 효과에 의한 grain boundary특성의 차이로부터 기인된다.

• 한국광학회지
• /
• 제21권1호
• /
• pp.33-37
• /
• 2010

본 연구에서는 전도성이 매우 높은 탄소나노튜브 박막을 제작하고 테라파 영역에서의 광학상수를 측정하였다. 탄소나노튜브박막은 스핀코팅법 또는 진공여과법을 이용하여 연성플라스틱 기판 위에 증착되었다. 테라파 영역의 전자파 투과율은 박막의 두께조절을 통해 가능하며, 산처리 등의 후속공정을 통해서도 조절이 가능하다. 시분해 테라파 투과파의 진폭과 위상 측정을 통해유전상수를 포함한 광학상수의 스펙트럼을 측정하였다. 이를 통해 탄소나노튜브 박막이 Drude 자유전자 모델에 잘 부합하며, 높은 플라즈마 진동수를 가지는 등, 우수한 금속의 특성을 가지고 있음이 밝혀졌다. 또한 산처리 전후 유전상수가 변화하는 것을 직접확인할 수 있었다. 마지막으로 셀룰로즈 멤브레인에 증착된 CNT 필름의 경우엔 기판의 효과가 제거된 광학계수 측정이 가능함을 보여준다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.344-344
• /
• 2014

Transparent amorphous oxide semiconductors such as a In-Ga-Zn-O (a-IGZO) have advantages for large area electronic devices; e.g., uniform deposition at a large area, optical transparency, a smooth surface, and large electron mobility >10 cm2/Vs, which is more than an order of magnitude larger than that of hydrogen amorphous silicon (a-Si;H).1) Thin film transistors (TFTs) that employ amorphous oxide semiconductors such as ZnO, In-Ga-Zn-O, or Hf-In-Zn-O (HIZO) are currently subject of intensive study owing to their high potential for application in flat panel displays. The device fabrication process involves a series of thin film deposition and photolithographic patterning steps. In order to minimize contamination, the substrates usually undergo a cleaning procedure using deionized water, before and after the growth of thin films by sputtering methods. The devices structure were fabricated top-contact gate TFTs using the a-IGZO films on the plastic substrates. The channel width and length were 80 and 20 um, respectively. The source and drain electrode regions were defined by photolithography and wet etching process. The electrodes consisting of Ti(15 nm)/Al(120 nm)/Ti(15nm) trilayers were deposited by direct current sputtering. The 30 nm thickness active IGZO layer deposited by rf magnetron sputtering at room temperature. The deposition condition is as follows: a rf power 200 W, a pressure of 5 mtorr, 10% of oxygen [O2/(O2+Ar)=0.1], and room temperature. A 9-nm-thick Al2O3 layer was formed as a first, third gate insulator by ALD deposition. A 290-nm-thick SS6908 organic dielectrics formed as second gate insulator by spin-coating. The schematic structure of the IGZO TFT is top gate contact geometry device structure for typical TFTs fabricated in this study. Drain current (IDS) versus drain-source voltage (VDS) output characteristics curve of a IGZO TFTs fabricated using the 3-layer gate insulator on a plastic substrate and log(IDS)-gate voltage (VG) characteristics for typical IGZO TFTs. The TFTs device has a channel width (W) of $80{\mu}m$ and a channel length (L) of $20{\mu}m$. The IDS-VDS curves showed well-defined transistor characteristics with saturation effects at VG>-10 V and VDS>-20 V for the inkjet printing IGZO device. The carrier charge mobility was determined to be 15.18 cm^2 V-1s-1 with FET threshold voltage of -3 V and on/off current ratio 10^9.

• 한국재료학회지
• /
• 제9권8호
• /
• pp.804-809
• /
• 1999

테오스(TEOS)를 출발물질로 사용하여 건조조절제(DCCA;Dying Control Chemical Additives)를 첨가하지 않고, 솔-젤 법을 이용하여 Si(001) 단결정 기판 위에 실리카 박막을 제조하였다. 박막은 스핀 코팅 방법으로 테오스 =1 몰, 염산=0.05몰의 조건하에 메탄올, 증류수의 첨가량을 변화시키면서 젤화 완료시간, 박막의 두께, 균열 발생 여부, 박막의 결정성 등을 조사하였다. 그 결과 솔의 제화 완료시간은 메탄올 첨가량이 8몰일 때 가장 긴 640시간이었다. 코팅된 박막의 두께는 메탄올 첨가량이 많아질수록 감소하였다. 소결은 승온 속도$0.6^{\circ}C$/min으로 $500^{\circ}C$에서 1시간 행하였으며, 메탄올 첨가량이 0.8몰, 2몰일 때는 표면에서 균열이 발생하여 worm-like grain 구조를 가졌고, 메탄올 4몰인 경우에는 국부적으로 균열이 발생하였으나, 메탄올 양이 8몰 이상에서는 균열이 발생하지 않았다. 즉, 솔-젤 공정에서 균열 방지를 위해 첨가되는 건조조절제(DMF)를 첨가하지 않고도 용매인 메탄올과 증류수 혼합비를 조절, 표면장력을 제어함으로써 균열없는 박막을 제조하였다.

• 한국산학기술학회논문지
• /
• 제21권4호
• /
• pp.20-25
• /
• 2020

나노과학과 나노기술의 발전에 따라 선택적 패턴 성장을 위한 기술이 주목을 받고 있다. 실리카(Silica) 나노입자는 바이오 라벨링, 바이오 이미징 및 바이오 센싱에 사용되고 있는 유망한 나노소재이다. 본 연구에서는 실리카 나노입자를 수정된 스토버 방법(Stöber Method)인 졸겔(Sol-Gel) 공정으로 합성하였다. 또한 기판의 표면을 미세접촉프린팅 기술로 발수 처리하여 실리카 나노입자를 선택적으로 패턴 성장시켰다. 합성된 실리카 나노입자의 크기와 선택적으로 패턴 성장된 실리카 나노입자의 표면형상을 전계방출 주사전자현미경(Field Emission Scanning Electron Microscopy, FE-SEM)으로 조사하였고, 기판의 표면 기능화에 따른 기판의 접촉각 특성을 조사하였다. 그 결과 OTS 용액으로 발수 처리된 기판에서는 실리카 나노입자를 스핀 코팅하였을 때, 실리카 나노입자를 관찰할 수 없었으나, KOH 용액으로 친수 처리된 기판에서는 실리카 나노입자가 잘 코팅되는 것을 확인하였다. 또한 미세접촉프린팅 기술로 발수 처리한 기판영역 외에서만 실리카 나노입자가 선택적으로 패턴 성장하는 것을 FE-SEM으로 확인하였다. 이러한 실리카 나노입자의 패턴성장 특성을 염료가 도핑 된 실리카 나노입자에 적용한다면, 실리카 나노입자의 패턴 성장 기술은 바이오 이미징 및 바이오 센싱 분야에 유용하게 활용될 것으로 기대된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.431-432
• /
• 2012

In the era of 20 nm scaled semiconductor volume manufacturing, Microelectronics Manufacturing Engineering Education is presented in this paper. The purpose of microelectronic engineering education is to educate engineers to work in the semiconductor industry; it is therefore should be considered even before than technology development. Three Microelectronics Manufacturing Engineering related courses are introduced, and how undergraduate students acquired hands-on experience on Microelectronics fabrication and manufacturing. Conventionally employed wire bonding was recognized as not only an additional parasitic source in high-frequency mobile applications due to the increased inductance caused from the wiring loop, but also a huddle for minimizing IC packaging footprint. To alleviate the concerns, chip bumping technologies such as flip chip bumping and pillar bumping have been suggested as promising chip assembly methods to provide high-density interconnects and lower signal propagation delay [1,2]. Aluminum as metal interconnecting material over the decades in integrated circuits (ICs) manufacturing has been rapidly replaced with copper in majority IC products. A single copper metal layer with various test patterns of lines and vias and $400{\mu}m$ by $400{\mu}m$ interconnected pads are formed. Mask M1 allows metal interconnection patterns on 4" wafers with AZ1512 positive tone photoresist, and Cu/TiN/Ti layers are wet etched in two steps. We employed WPR, a thick patternable negative photoresist, manufactured by JSR Corp., which is specifically developed as dielectric material for multi- chip packaging (MCP) and package-on-package (PoP). Spin-coating at 1,000 rpm, i-line UV exposure, and 1 hour curing at $110^{\circ}C$ allows about $25{\mu}m$ thick passivation layer before performing wafer level soldering. Conventional Si3N4 passivation between Cu and WPR layer using plasma CVD can be an optional. To practice the board level flip chip assembly, individual students draw their own fan-outs of 40 rectangle pads using Eagle CAD, a free PCB artwork EDA. Individuals then transfer the test circuitry on a blank CCFL board followed by Cu etching and solder mask processes. Negative dry film resist (DFR), Accimage$^{(R)}$, manufactured by Kolon Industries, Inc., was used for solder resist for ball grid array (BGA). We demonstrated how Microelectronics Manufacturing Engineering education has been performed by presenting brief intermediate by-product from undergraduate and graduate students. Microelectronics Manufacturing Engineering, once again, is to educating engineers to actively work in the area of semiconductor manufacturing. Through one semester senior level hands-on laboratory course, participating students will have clearer understanding on microelectronics manufacturing and realized the importance of manufacturing yield in practice.