• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2005년도 추계학술대회 논문집
• /
• pp.250-255
• /
• 2005

본 논문에서는 적응 신호처리의 수렴속도를 향상 시키고 복잡한 계산량을 줄이는 새로운 필터 구조를 제안한다. 그리고 제안한 알고리즘을 웨이블렛 기반 적응 알고리즘에 적용한다. 실제로 합성 음성을 사용하여 적응 잡음 제거기에 적용하여 컴퓨터 시뮬레이션을 통해 제안한 알고리즘과 기존 알고리즘과의 성능을 비교한다. 그 결과 변환 영역 알고리즘은 기존의 시간영역의 알고리즘보다 수렴속도의 향상을 보였고, 웨이블렛 알고리즘, short-length fast running FIR 알고리즘, fast-short-length fast FIR 알고리즘 그리고 제안한 알고리즘에 대한 비교 연구를 수행하였다.

• 한국산학기술학회논문지
• /
• 제7권4호
• /
• pp.625-634
• /
• 2006

이 논문에서는 FIR(Finite Impulse Response) 필터의 연산의 양을 줄이는 효율적인 직접방식의 고속 알고리즘을 제안하였다. 제안된 알고리즘은 임의의 다운샘플링 크기로 병렬화가 가능하며, 다운샘플링의 크기가 결정되면 쉽게 구조를 유도할 수 있다. 특히 제안된 알고리즘은 이론적인 샘플당 곱셈연산의 수를 감소시킴과 동시에 실제 구현에 있어서도 효과가 있음을 실험을 통하여 입증하였다. 이론적으로 연산의 양이 감소함을 보이기 위하여 부필터의 수와 샘플당 곱셈연산의 수를 기존의 고속 알고리즘과 비교하였으며, 실제적으로 구현의 효과를 입증하기 위하여 하드웨어 구현소자의 수와 Verilog-HDL (Hardware Description Language) 구현으로 기존의 방식들과 비교하여 제안된 구조가 효과적임을 보였다.

• 대한전자공학회논문지SP
• /
• 제42권6호
• /
• pp.187-194
• /
• 2005

이 논문에서는 FIR 필터의 연산의 양을 줄이는 효율적인 직접방식의 고속 알고리즘을 제안하였다. 제안된 알고리즘은 임의의 다운샘플링 크기로 병렬화가 가능하며, 다운샘플링의 크기가 결정되면 쉽게 구조를 유도할 수 있다. 특히 제안된 알고리즘은 이론적인 샘플당 곱셈연산의 수를 감소시킴과 동시에 실제 구현에 있어서도 효과가 있음을 실험을 통하여 입증하였다. 이론적으로 연산의 양이 감소함을 보이기 위하여 부필터의 수와 샘플당 곱셈연산의 수를 기존의 고속 알고리즘과 비교하였으며, 실제적으로 구현의 효과를 입증하기 위하여 하드웨어 구현소자의 수와 MAC 프로세서를 사용한 소프트웨어 구현으로 역시 기존의 방식들과 비교하여 제안된 구조가 효과적임을 보였다.

• 한국음향학회지
• /
• 제11권2호
• /
• pp.59-67
• /
• 1992

기계구조물로부터 발생하는 소음을 부가적인 음을 발생하여 능동적으로 제어하는 문제는 오늘날 환경보전의 측면에서 중요한 여구과제가 되고 있다. 길이가 긴 무한덕트에 대한 능동소음제어에 대해 적응필터링 방법을 이용하여 많은 연구가 진행되고 있다. 반면 실제 기계구조물에 있어서 크기의 한계로 인해 덕트의 길이가 짧은 경우가 많으여 이 경우 덕트 내부의 반사나 공명과 같은 음향특성을 고려해 볼 필요가 있다. 본 논문에서는 길이가 짧은 덕트에 대해 전달매트릭스법을 이용하여 음향계의 모델링을 하고 이것으로부터 구한 제어계의 전달함수를 유한한 FIR필터로 구현하여 능동적으로 소음을 제어하는 문제를 검토하였다. 수치적계산에 의한 음향계 모델링방법으로써 최적한 FIR필터의 계수를 구하여 이를 제어계의 모델로 설정하는 방법을 제안하였으며 제어시 실제계에서 방생할 수 있는 음향계 내부의 공명과 제어계의 안정성 및 제어효과를 예측하는 방법을 제사하였다.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 2001년도 The Seoul International Simulation Conference
• /
• pp.313-317
• /
• 2001

The approach to predict time series without neglecting the fluctuation in a short period is tried by using a digital FIR filter and a neural network. The differential waveform of the Nikkei average closing price is filtered by the FIR band-pass filter of 101 length. It is filtered into the five frequency bands of 0-1Hz, 1-2Hz, 2-3Hz, 3-4Hz and 4-5Hz by setting the sampling frequency 10Hz. The each filtered waveform is learned and forecasted by the neural network. The neural network of the back propagation method is adopted in the learning the waveform. By inputting the data of 20 days in the past, the prediction of 10 days ahead is carried out. After learning the time series of each frequency band by the neural network, the predicted data far each frequency band are obtained. The predicted waveforms of each frequency band are synthesized to obtain a final forecast. The waveform can be forecasted well as a whole.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.263-264
• /
• 2006

In this paper, an efficient and fast algorithm to reduce calculation amount of FIR(Finite Impulse Responses) filtering is proposed. Proposed algorithm enables arbitrary size of parallel processing, and their structures are also easily derived. Furthermore, it is shown that the number of multiplication/sample is reduced, and number of instructions using MAC(Multiplication and Accumulation) processor are also reduced. For theoretical improvement, numbers of sub filters are compared with those of conventional algorithm. In addition to the theoretical improvement, it is shown that number of element for hardwired implementation are reduced comparison to those of the conventional algorithm.

• 한국인터넷방송통신학회논문지
• /
• 제10권3호
• /
• pp.11-17
• /
• 2010

다중 규격, 다중 대역, 다중 서비스 시스템간의 유연한 인터페이스를 보장하기 위한 SDR(Software Defined Radio)기술의 구현을 위해서는 안정성 및 저전력, 저연산량의 DDC(Digital Down Conversion)기술이 필수적이다. DDC 기술은 디지털 채널 필터로 이루어진다. 이 때 일반적인 디지털 필터는 유한어장으로 인하여 오버플로우나 반올림 오차에 취약한 단점이 있다. 이에 본 논문에서는 이러한 단점을 보완하는 DDC 구조를 제안하였다. 그 방법으로 WDF(Wave Digital Filter)를 이용한 구조는 그 구조상 반올림 오차에 의한 잡음에 강하다. 따라서 필터계수의 단어길이가 짧을 경우 유용하게 사용된다. 또한 IIR기반의 필터이기 때문에 FIR기반의 필터보다 탭수가 줄어들므로 연산량이 줄어든다. 제안한 DDC구조에 사용된 CIC(Cascaded Integrator Comb) 필터, WDF, IFOP(Interpolated Fourth-Order Polynomials)에 대하여 분석하였으며, 모의실험을 통하여 결과를 확인하였다.

• 전자공학회논문지D
• /
• 제35D권10호
• /
• pp.39-50
• /
• 1998

넓은 통과대역과 좁은 천이대역폭을 갖는 디지털 필터는 이동통신 장비의 CODEC이나 의료장비등에 사용된다. 이러한 주파수 특성을 갖는 디지털 필터는 다른 주파수 특성의 디지털 필터에 비해 계수 및 내부신호의 양자화 영향을 크게 받기 때문에 긴 워드 길이가 요구되며 이로 인해 칩의 면적 및 소모 전력이 증가한다. 본 논문에서는 이러한 주파수 특성을 갖는 디지털 필터의 저전력 구현을 위하여 CPL (Complementary Pass-Transistor Logic), 격자 웨이브 디지털 필터와 수정된 DIFIR (Decomposed & Interpolated FIR) 알고리듬을 이용한 설계 방법을 제시한다. CPL에서의 단락전류 성분을 줄이기 위하여 PMOS 몸체효과, PMOS latch 및 weak PMOS를 이용하는 3가지 방법에 대해 시뮬레이션을 통하여 비교한 결과 전파지연, 에너지 소모 및 잡음여유 면에서 PMOS latch를 사용하는 방법이 가장 유리하였다. 통찰력을 가지고 CPL 회로를 최적화하기 위해 CPL 기본구조에 대해 시뮬레이션 결과로부터 전파지연과 에너지 소모에 대한 경험식을 유도하여 트랜지스터의 크기를 정하는데 적용하였다. 또한 필터계수를 CSD (Canonic Signed Digit)로 변환하고 계수 양자화 프로그램을 이용하여 필터계수의 non-zero 비트수를 최소화시켜 곱셈기를 효율적으로 구현하였다. 알고리듬 측면에서 하드웨어 비용을 최소화하기 위해 수정된 DIFIR 알고리듬을 사용하였다. 시뮬레이션 결과 제안된 방법의 전력 소모가 기존 방법보다 38% 정도 감소되었다.