• 한국통신학회논문지
• /
• 제40권9호
• /
• pp.1710-1718
• /
• 2015

SLM(selected mapping)은 OFDM(orthogonal frequency division multiplexing)의 PAPR(peak to average power ratio)을 줄이는 효과적인 방법이다. 데이터를 복구하기 위해서 수신기는 송신기가 선택한 스크램블링 수열의 색인정보인 부가정보 SI(side information)를 알아야한다. 본 논문에서는 수신기가 SI 없이 데이터를 복원할 수 있도록 함으로써 구현 복잡도를 낮출 수 있는 새로운 SLM 방법을 제안한다. 제안된 방법에서는 다중 경로 채널과 IDFT(inverse discrete fourier transform)된 스크램블링 수열의 컨볼루션에 해당하는 가상 다중 경로 채널을 가정한다. 파일럿을 사용해 측정한 가상 채널을 바탕으로 데이터를 복원함으로써 SI 없이도 수신기가 데이터를 복원할 수 있다. 제안된 SLM 방법이 이전 SLM 방법들과 비슷한 PAPR 성능 및 BER 성능을 가짐을 모의실험을 통해 보인다.

• 한국위성정보통신학회논문지
• /
• 제3권1호
• /
• pp.8-14
• /
• 2008

본 논문에서는 DVB-RCS시스템에서 향후 그 사용 빈도가 높아질 Ka 대역과 비행기, 고속철도와 같은 고속으로 이동하는 단말 환경을 위하여 적합한 다중접속 방식을 제안한다. 이를 위하여 단말의 고속 이동에 의한 큰 도플러 천이가 존재하는 환경에서 기존 MF-TDMA다중접속 방식과 스크램블된 WH부호, PPGC부호를 사용하는 QS MC-DS/CDMA다중접속 방식의 처리성능을 비교 하였다. 30.458GHz 주파수를 사용하고 단말의 최대속도가 1000Km/h인 DVB-RCS시스템에서 스크램블된 WH부호를 사용하는QS MC-DS/CDMA방식이 MF-TDMA 방식에 비해 약5.7%, PPGC부호를 사용하는 QS MC-DS/CDMA방식에 비해 약8% 높은 처리성능을 보였다. 최종적으로 Ka대역을 사용하는 고속 이동체 환경의 DVB-RCS시스템을 위한 다중접속 방식으로는 처리성능 측면에서 스크램블된 WH부호를 사용하는QS MC-DS/CDMA방식이 기존의 MF-TDMA방식에 비해 효율적이다.

• Journal of Communications and Networks
• /
• 제2권1호
• /
• pp.58-68
• /
• 2000

In this paper we introduce the correlation-aided distributed sample acquisition (CDSA) scheme for fast cell search in IMT-2000 W-CDMA cellular system. The proposed scheme incorporates the state symbol correlation process into the comparison-correction based synchronization process of the original DSA scheme to enable fast acquisition even under very poor channel environment. for its realization, each mobile station (MS) has to store in its memory a set of state sample sequences. which are determined by the long-period scrambling sequences used in the system and the sampling interval of the state samples. CDSA based cell search is carried out in two stages : First, the MS first acquires the slot timing by using the primary synch code (PSC) and then identifies the igniter code which conveys the state samples of the current cell . Secondly. the MS identifies the scrambling code and frame timing by taking the comparison-correction based synchronization approach and, if the identification is not done satisfactorily within preset time. it initiates the state symbol correlation process which correlates the received symbol sequence with the pre-stored state sample sequences for a successful identification. As the state symbol SNR is relatively high. the state symbol correlation process enables reliable synchronization even in very low chip-SNR environment. Simulation results show that the proposed CDSA scheme outperforms the 3GPP 3-step approach, requiring the signal power of about 7 dB less for achieving the same acquisition time performance in low-SNR environments. Furthermore, it turns out very robust in the typical synchronization environment where large frequency offset exists.

• Journal of Multimedia Information System
• /
• 제2권2호
• /
• pp.193-206
• /
• 2015

In this paper a new approach for image encryption based on quadruple encryption with dual chaotic maps is proposed. The encryption process is performed with quadruple encryption by invoking the encrypt and decrypt routines with different keys in the sequence EDEE. The decryption process is performed in the reverse direction DDED. The key generation for the quadruple encryption is achieved with a 1D Circle map. The chaotic values for the encrypt and decrypt routines are generated by using a 2D Henon map. The Encrypt routine E is composed of three stages i.e. permutation, pixel value rotation and diffusion. The permutation is achieved by: row and column scrambling with chaotic values, exchanging the lower and the upper principal and secondary diagonal elements based on the chaotic values. The second stage circularly rotates all the pixel values based on the chaotic values. The last stage performs the diffusion in two directions (forward and backward) with two previously diffused pixels and two chaotic values. The security and performance of the proposed scheme are assessed thoroughly by using the key space, statistical, differential, entropy and performance analysis. The proposed scheme is computationally fast with security intact.

• 한국통신학회논문지
• /
• 제24권10A호
• /
• pp.1571-1578
• /
• 1999

본 논문은 Direct Sequence Code Division Multiple Access (DS-CDMA) Wireless Local Loop (WLL) 시스템의 Radio Transceiver Unit (RTU)를 위한 변조기 채널 카드와 변조기 VLSI 칩의 설계 및 구현에 대해서 서술했다. 변조기 채널 카드는 ASIC, FPGA 그리고 DSP를 이용하여 구현하였다. 구현된 변조기 ASIC칩은 ETRI가 제안한 Common Air Interface (CAI) 규격을 따랐고, 동작주파수는 32MHz, 회로의 크기는 40,000 게이트이다. 그리고 $0.6\mu\textrm{m}$ CMOS 공정으로 제작되었다. 본 변조기 ASIC 칩은 4개의 I,Q 채널을 처리할 수 있는 구조로 되어 있고 각 채널은 콘벌루션널 코딩, 블록 인터리빙, 스크램블링, 왈쉬 카버링, Pseudo Noise (PN) 확산 그리고 기저대역 필터링 기능 등을 포함한다. 변조기 채널 카드는 WLL 시스템 내 RTU의 서브 유니트의 하나이며 구현된 변조기 ASIC 및 채널 카드는 실제 WLL 시스템에 실장되어 그 성능 및 기능 요구사항을 만족함을 확인할 수 있었다.