• 전기학회논문지
• /
• 제57권3호
• /
• pp.398-402
• /
• 2008

Recently, the development of superconducting fault current limiters (SFCLs) has been required as power demands increase in the power system. A distribution-level prototype resistive SFCL using coated conductor (CC) has been developed by Hyundai Heavy Industries Co., Ltd. and Yonsei University for the first time in the world. The ratings of the SFCL are 13.2kV/630A at normal operating condition. A novel non-inductive winding method is used in fabricating coils so there is almost zero impedance during normal operation. The distribution SFCL is cooled by sub-cooled liquid nitrogen $(LN_2)$ of 65K and 3 bar to enhance cryo-dielectric performance, critical current density, and thermal conductivity. In order to make reliable operation of an SFCL in real power systems, we monitored and controled its operation conditions by using supervisory control and data acquisition (SCADA) method. Thus, a monitoring system for the SFCL employing information technology (IT) is proposed and developed to be on the lookout for the operation conditions such as inside temperature, inside pressure, $LN_2$ level, voltage and current. Since operation temperature should be kept constant, bang-bang control for temperature feedback with a heater attached to the cold head of cryo-cooler is applied to the system. Short-circuit tests with prospective fault current of 10kA and AC dielectric withstand voltage tests up to 143kV for 1 minute were successfully performed at Korea Electrotechnology Research Institute. This paper deals with the development of a distribution level SFCL and its monitoring system for reliable operation.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.917-924
• /
• 2019

This paper presents a wideband low noise amplifier (LNA) that is suitable for LTE-Advanced and 5G communication standards employing carrier aggregation (CA). The proposed LNA encompasses a common input stage and a dual output second stage with a buffer at each distinct output. This architecture is targeted to operate in both intra-band (contiguous and non-contiguous) and inter-band CA. In the proposed design, the input and second stages employ a gm enhancement with resistive feedback technique to achieve self-biasing, enhanced gain, wide bandwidth as well as reduced noise figure of the proposed LNA. An up/down power controller controls the single input single out (SISO) and single input multiple outputs (SIMO) modes of operation for inter-band and intra-band operations. The proposed LNA is designed with a 45nm CMOS technology. For SISO mode of operation, the LNA operates from 0.52GHz to 4.29GHz with a maximum power gain of 17.77dB, 2.88dB minimum noise figure and input (output) matching performance better than -10dB. For SIMO mode of operation, the proposed LNA operates from 0.52GHz to 4.44GHz with a maximum voltage gain of 18.30dB, a minimum noise figure of 2.82dB with equally good matching performance. An $IIP_3$ value of -6.7dBm is achieved in both SISO and SIMO operations. with a maximum current of 42mA consumed (LNA+buffer in SIMO operation) from a 1.2V supply.

• 전자공학회논문지
• /
• 제51권12호
• /
• pp.90-95
• /
• 2014

본 논문에서는 다양한 모바일 TV 규격을 지원할 수 있는 모바일 TV 튜너용 VHF 및 UHF 대역 가변 이득 저잡음 증폭기를 제안한다. 제안한 VHF 대역 가변 이득 증폭기는 외부 매칭 소자를 제거하기 위해 저항 피드백을 이용하여 저잡음 증폭기와 저주파수 잡음 특성을 개선하기 위해 PMOS 입력을 사용하는 싱글-차동 증폭기, 이득 범위를 제어하기 위해 저항 피드백 부분과 감쇄기로 구성된다. 제안한 UHF 대역 가변 이득 증폭기는 잡음 특성과 외부 간섭 신호 제거 특성을 향상시키기 위해 협대역 저잡음 증폭기와 $g_m$ 가변 방식을 이용하여 이득을 제어할 수 있는 싱글-차동 증폭기와 감쇄기로 구성된다. 제안한 VHF 및 UHF 대역 가변 이득 저잡음 증폭기는 $0.18{\mu}m$ CMOS 공정을 사용하여 설계하였고, 전원 전압 1.8 V에서 각각 22 mA와 17 mA 의 전류를 소모하면서 약 27 dB와 27 dB의 전압 이득, 1.6-1.7 dB와 1.3-1.7 dB의 잡음 지수, 13.5 dBm와 16 dBm의 OIP3의 성능을 보인다.

• 대한전자공학회논문지SD
• /
• 제49권8호
• /
• pp.22-26
• /
• 2012

본 논문에서는 0.18um CMOS(1P4M) 공정을 이용하여 HDMI용 액티브 광케이블에 적합한 채널당 2.5-Gb/s의 동작 속도를 갖는 광 수신기를 구현하였다. 광 수신기는 차동 증폭구조를 가지는 트랜스임피던스 증폭기, 5개의 증폭단을 갖는 리미팅 증폭기, 출력 버퍼단으로 구성된다. 트랜스임피던스 증폭기는 피드백 저항을 가진 인버터 입력구조로 구현함으로써 낮은 잡음지수와 작은 전력소모를 갖도록 설계하였다. 연이은 차동구조 증폭기 및 출력 버퍼단을 통해 전체 전압이득을 증가하였고, 리미팅 증폭단과의 연동을 용이하게 했다. 리미팅 증폭기는 다섯 단의 증폭단과 출력 버퍼단, 옵셋 제거 회로단으로 이루어져 있다. 시뮬레이션 결과, 제안한 광 수신기는 $91dB{\Omega}$ 트랜스임피던스 이득, 1.55 GHz 대역폭(입력단 0.32 pF의 포토다이오드 커패시턴스 포함), 16 pA/sqrt(Hz) 평균 잡음 전류 스펙트럼 밀도, 및 -21.6 dBm 민감도 ($10^{-12}$ BER)를 갖는다. 또한, DC 시뮬레이션 결과, 1.8-V의 전원전압에서 총 40 mW의 전력을 소모한다. 제작한 칩은 패드를 포함하여 $1.35{\times}2.46mm^2$의 면적을 갖는다. optical eye-diagram 측정 결과, 2.5-Gb/s 동작속도에서 크고 깨끗한 eye-diagram을 보인다.

• 대한전자공학회논문지SD
• /
• 제48권9호
• /
• pp.31-39
• /
• 2011

본 논문에서는 Carbon Nanotube(CNT) 센서 어레이를 위한 저 전력, 소 면적의 신호 검출 시스템을 제안한다. 제안된 시스템은 신호 검출회로, 디지털 제어기, UART I/O로 구성된다. 신호 검출회로는 VGA를 공유하는 64개의 transimpedance amplifier(TIA)와 11비트 해상도의 successive approximation register-ADC(SAR-ADC)를 사용하였다. TIA는 센서의 전압 바이어스 및 전류를 증폭하기 위한 active input current mirror(AICM)와 증폭된 전류를 전압으로 변환하는 저항 피드백 방식의 VGA(Variable Gain Amplifier)로 구성되어있다. 이러한 구조는 큰 면적과 많은 전력을 필요로 하는 VGA를 공유하기 때문에 다수의 센서 어레이에 대해 검출 속도의 저하 없이 저 전력, 소 면적으로 신호 검출이 가능하게 한다. SAR-ADC는 저 전력을 위하여 입력 전압 level에 따라 하위 bit의 동작을 생략하는 수정된 알고리즘을 사용하였다. ADC 및 센서의 선택은 UART Protocol 기반의 디지털 제어기에 의해 선택되며, ADC의 data는 UART I/O를 통해 컴퓨터와 같은 단말기를 통해 모니터링 할 수 있다. 신호 검출회로는 0.13${\mu}m$ CMOS 공정으로 설계되었으며 면적은 0.173 $mm^2$이며 640 sample/s의 속도에서 77.06${\mu}W$의 전력을 소모한다. 측정 결과 10nA - 10${\mu}A$의 전류 범위에서 5.3%의 선형성 오차를 가진다. 또한 UART I/O, 디지털 제어기는 0.18${\mu}m$ CMOS 공정을 이용하여 제작하였으며 총면적은 0.251 $mm^2$ 이다.