• 한국게임학회 논문지
• /
• 제18권2호
• /
• pp.69-76
• /
• 2018

HMD의 대중적 도입으로 인해 가상현실에 대한 관심이 커지고 있다. 이런 가상현실에서의 활동은 현실과는 다른 효과들 가져올 것으로 예상되어 가상현실과 현실 간 비교 효과연구가 필요하다. 특히 가상현실에서의 교육적 효용성은 여러 연구에서 입증하고 있으나, 아직 특수교육의 경험적 맥락에 그치고 있다. 이 연구는 가상현실의 환경 안에서 교육게임콘텐츠의 기억 습득이 이루어 질 때 나타나는 장기기억효과에 대한 실증적 연구를 실시하였다. 가상현실이 아닌 e-러닝 조건과 가상현실조건 e-러닝 두 조건 내에서 학습기억실험을 실시하여 장기기억 감소율의 차이에 대한 평균차이를 검증한 결과 가상현실그룹에서 보다 낮은 기억감소율이 나타났다. 또한 배경의 유무에 따라 차이를 확인한 결과 가상환경배경이 제시된 경우에만 유의미한 차이가 나타나 가상현실의 가상환경이 장기기억의 중요한 요인임을 확인하였다.

• 한국인터넷방송통신학회논문지
• /
• 제17권2호
• /
• pp.1-6
• /
• 2017

최근 사물인터넷의 급부상으로 배터리 기반 사물인터넷 기기를 위한 전력절감 기술이 주목받고 있다. 사물인터넷 기기는 일종으로 실시간시스템으로, 전력절감을 위해 프로세서의 전압을 동적으로 조절하는 방법이 각광받아왔으나, 최근 연구에 따르면 전력소모 중 메모리가 차지하는 비중이 급격히 증가한 것으로 분석되고 있다. 이에 본 논문은 프로세서의 전압조절 기법에 저전력 비휘발성메모리 기술을 결합하여 실시간시스템의 전력소모를 더욱 줄이고자 한다. 이는 낮은 전압의 프로세서로 태스크의 스케줄링이 가능한 시점에는 메모리의 성능이 낮아지더라도 여전히 스케줄링이 가능성할 것이라는 점에 착안한 것이다. 본 논문은 이기종메모리 상의 태스크 할당 문제를 프로세서의 전압조절 기법과 결합한 후 두 기법의 전력절감 효과를 분석하고, 이들을 결합하여 전력절감을 극대화한다.

• 대한전자공학회논문지
• /
• 제25권9호
• /
• pp.1102-1107
• /
• 1988

We describe a volume holographic associative memory using photorefractive material and conventional planar mirror. Multiple hologram is generated with two angular multiplexed writing beams and Fourier transformed object beam in Ba Ti O3 crystal at 0.6328 um. Complete image can be recalled successfully by partial input of the original stored image without any additional thresholding and optical feedback process. It is proved that our system is useful for optical implementation of real-time associative memory and location addressable memory.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.1638-1642
• /
• 2003

In this paper, we have analyzed the power spectra and evaluate the performance of DTMF receiver by using the quick Fourier transform(QFT) algorithm. The economical signals detection of dual-tone multifrequency(DTMF) receiver is an important factor when developing cost-effective telecommunication equipment. In experimental results, it shows that reducing memory waste and can process the real-time.

• 전자공학회논문지B
• /
• 제31B권4호
• /
• pp.123-128
• /
• 1994

Hardware realization of a digital 2-D homomorphic filter for real time contrast enhancement of video signal is presented. In homomorphic filter, logarithmic and exponential conversion used the memory lookup table method and because the hardware is implemented by multiplierless TTL devices, it can be designed to specific IC. The contrast gain can be controlled externally and the transfer function of homomorphic filter can be easily varied by the change of lookup table memory data.

• 한국통신학회논문지
• /
• 제21권1호
• /
• pp.224-240
• /
• 1996

It is common sense for at least one or more levels of cache memory to be used in these day's computer systems. In this paper, the impact of the internal cache memory organization on the performance of the computer is investigated by using a simulator program, which is wirtten by authors and run on SUN SPARC workstation, with several real execution, with several real execution trace files. 280 cache organizations have been simulated using n-way set associative mapping and LRU(Least Recently Used) replacement algorithm with write allocation policy. As a result, 16-way setassociative cache is the best configuration, and when we select 256KB cache memory and 64 byte line size, the bus traffic ratio was decreased compared to that of the noncache system so that a single bus could support almost 7 processors without any delay and degradationof high ratio(hit ratio was 99.21%). The smaller the line size we choose, the little lower hit ratio we can get, but the more processors can be supported by a single bus(maximum 18 processors). Therefore, using a proper cache memory organization can make a single bus structure be able to support multiple processors without any performance degradation.

• 한국컴퓨터정보학회논문지
• /
• 제13권3호
• /
• pp.57-63
• /
• 2008

디지털 카메라, MP3 플레이어 등과 같은 가전 기기에서 낸드 플래시 메모리에 기반한 다양한 메모리 카드가 인기를 얻게 됨에 따라 기존 호스트 시스템과 새로 개발된 메모리 카드 간의 호환성 문제가 제품의 시장 진입에 큰장애가 되고 있다. 메모리 카드 호환성 테스트를 위한 일반적인 방법은 실제 호스트 시스템을 테스트 베드로 사용하는 것이다. 이를 개선하는 방법으로서 FPGA 기반의 프로토타입 보드를 이용하여 호스트 시스템을 에뮬레이션하는 것을 고려할 수 있다. 그러나 이 방법은 긴 셋업 시간을 필요로 하며, 다양한 호스트 및 장치 시스템을 표현하는데 제약이 있다. 본 논문에서는 Esterel 언어와 통합 시뮬레이션 기법에 기반한 모델을 이용하여 메모리 카드와 호스트시스템간의 호환성 테스트를 위한 통합 검증환경을 제안한다. 또한, 실제 메모리 카드 개발에 대한사례 연구를 통해 제안된 기법의 유용성을 증명한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권3호
• /
• pp.473-482
• /
• 2017

Hand gesture recognition is regarded as new Human Computer Interaction (HCI) technologies for the next generation of mobile devices. Previous hand gesture implementation requires a large memory and computation power for hand segmentation, which fails to give real-time interaction with mobile devices to users. Therefore, in this paper, we presents a low latency and memory-efficient hand segmentation architecture for natural hand gesture recognition. To obtain both high memory-efficiency and low latency, we propose a streaming hand contour tracing unit and a fast contour filling unit. As a result, it achieves 7.14 ms latency with only 34.8 KB on-chip memory, which are 1.65 times less latency and 1.68 times less on-chip memory, respectively, compare to the best-in-class.

• 대한음성학회지:말소리
• /
• 제65호
• /
• pp.143-152
• /
• 2008

This paper focuses on the real time implementation of an adaptive multi-rate (AMR) speech codec, that is a standard speech codec of IMT-2000, using the TMS320VC5510. The series of TMS320VC55x is a 16-bit fixed-point digital signal processor (DSP) having low power consumption for the use of mobile communications by Texas Instruments (TI) corporation. After we analyze the AMR algorithm and source code as well as the structure and I/O of 7MS320VC55x, we carry out optimizing the programs for real time implementation. The implemented AMR speech codec uses 55.2 kbyte for the program memory and 98.3 kbyte for the data memory, and it requires 709,878 clocks, i.e. about 3.5 ms, for processing a frame of 20 ms speech signal.

• 음성과학
• /
• 제10권2호
• /
• pp.65-75
• /
• 2003

This paper describes the issues associated with the real-time implementation of G.723.1A dual-rate speech coder on a TMS320VC5402 DSP. Firstly, the main features of the G.723.1A speech coder and the procedure involved in the implementation using assembly and C languages are discussed. Various real-time implementation issues such as memory/MIPS tradeoffs are also presented. For fixed-point implementation, we converted the ITU-T fixed-point ANSI C code into TMS320VC5402 code in the bit-exact way through verification using the test vectors. Finally, as the result of implementation, we present the MIPS and memory requirement for the real-time operation.