• 제목/요약/키워드: quantizer design

검색결과 79건 처리시간 0.023초

Efficient distributed estimation based on non-regular quantized data

  • Kim, Yoon Hak
    • 전기전자학회논문지
    • /
    • 제23권2호
    • /
    • pp.710-715
    • /
    • 2019
  • We consider parameter estimation in distributed systems in which measurements at local nodes are quantized in a non-regular manner, where multiple codewords are mapped into a single local measurement. For the system with non-regular quantization, to ensure a perfect independent encoding at local nodes, a local measurement can be encoded into a set of a great number of codewords which are transmitted to a fusion node where estimation is conducted with enormous computational cost due to the large cardinality of the sets. In this paper, we propose an efficient estimation technique that can handle the non-regular quantized data by efficiently finding the feasible combination of codewords without searching all of the possible combinations. We conduct experiments to show that the proposed estimation performs well with respect to previous novel techniques with a reasonable complexity.

유전알고리즘에 의한 다단 gain-shape 양자화기의 최적 코드북 설계 (An optimal codebook design for multistage gain-shape vector quantizer using genetic algorithms)

  • 김대진;안선하
    • 전자공학회논문지S
    • /
    • 제34S권1호
    • /
    • pp.80-93
    • /
    • 1997
  • This paper proposes a new technique of optimal codebook design in multistage gain-shape vector quantization (MS-GS VQ) for wireless image communication. An original image is divided into a smany blocks as possible in order to get strong robustness to channel transmission errors: the original image is decomposed into a number of subband images, each of which contains a sperate spatial frequency information and is obtained by the biorthogonal wavlet transform; each subband is separated into several consecutive VQ stages, where each stage has a residual information of the previous stage; one vector in each stage is divided into two components-gain and shape. But, this decomposition genrates too many blocks and it thus makes the determination of optimal codebooks difficult. We overcome this difficulty by evolving each block's codebook independently with different genetic algorithm that uses each stage's individual training vectors. Th eimpact of th eproposed VQ technique on the channel transmission errors is compared with that of other VQ techniques. Simulation results show that the proposed VQ technique (MS-GS VQ) with the optimal codebook designe dy genetic algorithms is very robust to channel transmission errors even under the bursty and high BER conditions.

  • PDF

비동기 DS/CDMA 시스템을 위한 연판정 다단 검출기의 최적 설계 (On optimal design of soft-decision multistage detectors for asynchronous DS/CDMA systems)

  • 고정훈;주정석;이용훈
    • 한국통신학회논문지
    • /
    • 제22권9호
    • /
    • pp.2035-2042
    • /
    • 1997
  • 비동기 부호 분할 다중 접속(Code Division Multiple Access: CDMA) 시스템을 위한 다단(mutistage) 간섭 제거 검출기의 매 단에서 기존에 사용되어 온 경판정(hard decision)을 대신할 수 있는 연판정(soft decision) 함수의 설계를 고려한다. 특히, 평균 제곱 오류(mean square error: MSE)의 관점에서 최적인 시그모이드(sigmoid) 함수와 구현시 복잡도를 줄이면서 시그모이드 함수를 가장 잘 근사화하는 다단계 양자화기(multu-level quantizer)들을 유도한다. 다단 검출기의 매 단에서 이들 판정 함수들의 변수는 산출된 입력 특성에 의해 조정된다. 컴퓨터 모의 실험을 통하여 이들 연판정 함수를 갖는 다단 검출기가 경판정을 사용하는 경우보다 현저하게 성능을 향상시킴을 보인다.

  • PDF

Data Weighted Averaging을 이용한 3차 멀티비트 Sigma-Delta 변조기 (The Third-Order Multibit Sigma-Delta Modulator with Data Weighted Averaging)

  • 김선홍;최석우;조성익;김동용
    • 대한전자공학회논문지SD
    • /
    • 제41권9호
    • /
    • pp.107-114
    • /
    • 2004
  • 본 논문에서는 DWA(Data Weighted Averaging) 방식의 sigma-delta 변조기에서 피드백 지연시간을 최적화 할 수 있는 DWA 구조의 블록도 및 타이밍도를 제안한다. 변조기 설계를 위하여 MATLAB 모델링으로 적분기의 최적 계수를 설정한 후 변조기의 비이상성을 고려하여 완전 차동 SC 적분기, 피드백 DAC, 9-레벨 양자화기, DWA를 설계하였다. 각 블록을 이용하여 실현된 3차 멀티비트 sigma-delta 변조기는 0.35㎛ CMOS 공정으로 칩으로 제작하였고, 동작 특성은 1.2Vp-p 825kHz의 입력 신호, 샘플링 주파수 52.8MHz에서 75dB의 SNR과 74dB의 DR을 가진다.

Simulated Annealing 방법을 이용한 온라인 벡터 양자화기 설계 (On-line Vector Quantizer Design Using Simulated Annealing Method)

  • 송근배;이행세
    • 정보처리학회논문지B
    • /
    • 제8B권4호
    • /
    • pp.343-350
    • /
    • 2001
  • 백터 양자화기 설계는 다차원의 목적함수를 최소화하는 학습 알고리즘을 필요로 한다. 일반화된 Lloyd 방법(GLA)은 벡터 양자화기 설계를 위해 오늘날 가장 널리 사용되는 알고리즘이다. GLA 는 일괄처리(batch) 방식으로 코드북을 생성하며 목적함수를 단조 감소시키는 강하법(descent algorithm)의 일종이다. 한편 Kohonen 학습법(KLA)은 학습벡터가 입력되는 동안 코드북이 갱신되는 온라인 벡터 양자화기 설계 알고리즘 이다. KLA는 원래 신경망 학습을 위해 Kohonen에 의해 제안되었다. KLA 역시 GLA와 마찬가지로 강하법의 일종이라 할 수 있다. 따라서 이들 두 알고리즘은, 비록 사용하기 편리하고 안정적으로 동작을 하지만, 극소(local minimum) 점으로 수렴하는 문제를 안고 있다. 우리는 이 문제와 관련하여 simulated annealing(SA) 방법의 응용을 논하고자 한다. SA는 현재까지 극소에 빠지지 않고 최소(global minimum)로 수렴하면서, 해의 수렴이 (통계적으로) 보장되는 유일한 방법이라 할 수 있다. 우리는 먼저 GLA에 SA를 응용한 그 동안의 연구를 개괄한다. 다음으로 온라인 방식의 벡터 양자화가 설계에 SA 방법을 응용함으로써 SA 방법에 기초한 새로운 온라인 학습 알고리즘을 제안한다. 우리는 이 알고리즘을 OLVQ-SA 알고리즘이라 부르기로 한다. 가우스-마코프 소스와 음성데이터에 대한 벡터양자화 실험 결과 제안된 방법이 KLA 보다 일관되게 우수한 코드북을 생성함을 보인다.

  • PDF

DCT 맵 FSVQ와 단방향 분포 허프만 트리를 이용한 영상 압축 (Image Compression Using DCT Map FSVQ and Single - side Distribution Huffman Tree)

  • 조성환
    • 한국정보처리학회논문지
    • /
    • 제4권10호
    • /
    • pp.2615-2628
    • /
    • 1997
  • 본 논문에서는 영상 전송을 위한 벡터 양자화기를 설계할 때 2차원 DCT에 근거한 DCT 맵과 유한상태 벡터 양자화를 이용하는 새로운 부호책(codebook) 설계 알고리듬을 제안한다. 영상을 윤곽선이 많은 부분과 적은 부분으로 나누어 맵을 만들고 이 맵에 따라 영상의 중요한 특징들을 2차원 DCT로 추출한다. 유한상태 벡터 양자화기의 마스터 부호책은 트리 구조에 근거한 2진 트리를 사용하여 두 영역을 따로 학습세트로 나눔으로서 만들어진다. 이와 같이 작성된 마스터 부호책으로부터 상태 부호책을 작성하여 입력 벡터에 대하여 마스터 부호책이 아닌 상태 부호책으로부터 부호단어를 찾는다. 또한 인덱스의 부호화는 고속 디지털 전송에 중요한 부분이기 때문에 고정길이의 부호를 엔트로피 부호화 법칙에 따라 가변 길이의 부호로 바꾸어 수행한다. 즉, 설계한 부호책에서 각 부호에 전송 부호 할당은 허프만 부호화를 수행하는데, 허프만 트리에서의 허프만 코드의 생성을 빠르게 하기 위해 본 논문에서는 트리의 단방향 분포 허프만 트리 알고리듬을 제안한다. Einstein과 Bridge 영상에 대하여 본 알고리듬으로 영상을 부호화했을 때 PNN 알고리듬보다는 각각 2.94 dB과 2.48 dB만큼, CVQ 알고리듬보다 각각 약 1.75 dB과 0.99dB만큼 더 좋은 영상의 화질을 얻을 수 있었다.

  • PDF

Generalized AbS 구조를 이용한 4kb/s ACELP 음성 부호화기의 설계 (Design of a 4kb/s ACELP Codec Using the Generalized AbS Principle)

  • 성호상;강상원
    • 한국음향학회지
    • /
    • 제18권7호
    • /
    • pp.33-38
    • /
    • 1999
  • 본 논문에서는 generalized analysis-by-synthesis (AbS) 개념을 algebraic CELP 부호화기에 도입한 새로운 4kb/s 음성 부호화기를 설계하였다. 전체적인 구조는 G.729를 부분적으로 이용하였고, line spectrum pair (LSP) 양자화기와 적응코드북 및 여기코드북을 4kb/s 전송속도에 맞게 새로이 설계하였으며, 20㎳ 프레임 크기와 5㎳ lookahead를 고려해서 총 25㎳의 알고리즘 전송지연을 갖는다. 제안된 방식은 일반적인 AbS방식을 사용하는 CELP구조의 음성 부호화기가 4kb/s이하의 전송률에서 성능이 급격하게 떨어지는 단점을 보완하기 위해 저속에서 좋은 특성을 보이는 generalized AbS구조를 사용하였다. 그리고 LPC 계수는 LSP 계수로 변환한 후 예측 2단 VQ를 통해서 양자화하며, 여기 신호는 음질 저하를 최소화하며 복잡도를 감소시킨 shift 방식의 대수적 고정 코드북 구조를 사용하고, 적응코드북과 여기코드북의 이득은 VQ로 양자화 하였다. 본 논문에서 제시된 4kb/s 음성 부호화기의 주관적인 성능을 시험하기 위해 고정률 8kb/s QCELP와 A-B 선택 시험을 실시한 결과 전체적인 음질 성능이 거의 비슷한 수준을 가지는 것으로 나타났다.

  • PDF

광대역 시스템을 위한 저전력 시그마-델타 변조기 (Design of the Low-Power Continuous-Time Sigma-Delta Modulator for Wideband Applications)

  • 김근모;박창준;이상훈;김상길;김주성
    • 전기전자학회논문지
    • /
    • 제21권4호
    • /
    • pp.331-337
    • /
    • 2017
  • 본 논문에서는 20MHz 대역폭, 저잡음, 저전력의 3차 저역 통과 시그마-델타 모듈레이터를 개발한다. 본 시스템의 대역폭은 LTE 및 그 외 다른 광대역 무선통신 표준을 만족할 수 있다. Feed-forward 구조의 3차 저역 통과 필터를 통해 저전력 및 저복잡도를 실현한다. 개발된 시스템은 빠른 데이터 변환을 실현하기 위해 3bit-flash 타입의 양자화 회로를 사용하였다. Current-steering DAC의 경우 추가적인 회로 없이 높은 정확도와 낮은 전력 소모의 이유로 고안되었다. DAC의 입력 전압이 변할 경우 생기는 glitch들을 없애기 위해 cross-coupled 트랜시스터를 사용하여 glitch 상쇄(cancellation)를 실현하였다. 개발된 시스템은 32.65mW의 저전력 구현과 함께 65.9dB의 peak SNDR, 20MHz의 대역폭을 실현한다. 600mVp-p의 입력 two-tone 신호 입력 인가후의 IM3는 69dBc를 실현하였으며 TSMC의 0.18-um CMOS 공정을 이용하여 설계되었다.

비트율 계위 비디오 부호기 (Bitrate Scalable Video Coder)

  • 임범렬;임성호;민병의;황승구;황재정
    • 방송공학회논문지
    • /
    • 제2권2호
    • /
    • pp.206-215
    • /
    • 1997
  • 본 논문에서는 H.263비디오 압축 표준을 기반으로 한 비디오 부호기들로서 두 개의 계층을 갖는 비트율 계위 비디오 부호기를 제안한다. 제안하는 부호기의 기본계층에서는 H.263표준에서 제안하고 있는 기본 부호기 알고리즘을 수용하여 비디오 데이터의 고 압축 부호화 효율을 얻는다. 상위계층에서는 부호화의 고급 기법이라 하루 수 있는 인간 시각 시스템 정보를 근거로 양자화를 설계하고 적용한다. 상위계층에서는 기본계층의 이산 여현 변환 계수에 보다 세밀한 양자화를 가하여 부호화하게 되며, 이때 필요한 비트스트림의 구조를 설계한다. 복호화기에서는 두 계층에서 수신한 데이터를 역양자화 및 역변환을 수행한 후 더하여 원 영상을 복원하게 된다. 실험 결과를 통하여 비트율 약30kbps 정도에서 계층을 적용하지 않은 부호기와 비교하여 거의 비슷한 화질을 얻을 수 있었으며, 상위계층의 비트스트림을 전송하기 위한 부가 정보를 약 프레임당 0.5kbits이하를 유지하도록 하였다.

  • PDF

Motion JPEG2000을 위한 실시간 비디오 압축 프로세서의 하드웨어 구조 및 설계 (Hardware Architecture and its Design of Real-Time Video Compression Processor for Motion JPEG2000)

  • 서영호;김동욱
    • 대한전기학회논문지:시스템및제어부문D
    • /
    • 제53권1호
    • /
    • pp.1-9
    • /
    • 2004
  • In this paper, we proposed a hardware(H/W) structure which can compress and recontruct the input image in real time operation and implemented it into a FPGA platform using VHDL(VHSIC Hardware Description Language). All the image processing element to process both compression and reconstruction in a FPGA were considered each of them was mapped into a H/W with the efficient structure for FPGA. We used the DWT(discrete wavelet transform) which transforms the data from spatial domain to the frequency domain, because use considered the motion JPEG2000 as the application. The implemented H/W is separated to both the data path part and the control part. The data path part consisted of the image processing blocks and the data processing blocks. The image processing blocks consisted of the DWT Kernel for the filtering by DWT, Quantizer/Huffman Encoder, Inverse Adder/Buffer for adding the low frequency coefficient to the high frequency one in the inverse DWT operation, and Huffman Decoder. Also there existed the interface blocks for communicating with the external application environments and the timing blocks for buffering between the internal blocks. The global operations of the designed H/W are the image compression and the reconstruction, and it is operated by the unit or a field synchronized with the A/D converter. The implemented H/W used the 54%(12943) LAB(Logic Array Block) and 9%(28352) ESB(Embedded System Block) in the APEX20KC EP20K600CB652-7 FPGA chip of ALTERA, and stably operated in the 70MHz clock frequency. So we verified the real time operation. that is. processing 60 fields/sec(30 frames/sec).