• 마이크로전자및패키징학회지
• /
• 제17권4호
• /
• pp.73-76
• /
• 2010

A two-facet approach was used to investigate the parametric performance of functional high-speed DDR3 (Double Data Rate) DRAM (Dynamic Random Access Memory) die placed in different types of BGA (Ball Grid Array) packages: wire-bonded BGA (FBGA, Fine Ball Grid Array), flip-chip (FCBGA) and lead-bonded $microBGA^{(R)}$. In the first section, packaged live DDR3 die were tested using automatic test equipment using high-resolution shmoo plots. It was found that the best timing and voltage margin was obtained using the lead-bonded microBGA, followed by the wire-bonded FBGA with the FCBGA exhibiting the worst performance of the three types tested. In particular the flip-chip packaged devices exhibited reduced operating voltage margin. In the second part of this work a test system was designed and constructed to mimic the electrical environment of the data bus in a PC's CPU-Memory subsystem that used a single DIMM (Dual In Line Memory Module) socket in point-to-point and point-to-two-point configurations. The emulation system was used to examine signal integrity for system-level operation at speeds in excess of 6 Gb/pin/sec in order to assess the frequency extensibility of the signal-carrying path of the microBGA considered for future high-speed DRAM packaging. The analyzed signal path was driven from either end of the data bus by a GaAs laser driver capable of operation beyond 10 GHz. Eye diagrams were measured using a high speed sampling oscilloscope with a pulse generator providing a pseudo-random bit sequence stimulus for the laser drivers. The memory controller was emulated using a circuit implemented on a BGA interposer employing the laser driver while the active DRAM was modeled using the same type of laser driver mounted to the DIMM module. A custom silicon loading die was designed and fabricated and placed into the microBGA packages that were attached to an instrumented DIMM module. It was found that 6.6 Gb/sec/pin operation appears feasible in both point to point and point to two point configurations when the input capacitance is limited to 2pF.

• 한국전산구조공학회논문집
• /
• 제22권5호
• /
• pp.391-401
• /
• 2009

하이브리드 구조실험에서는 구조물을 여러 개의 부분구조물로 나누어서 실험과 해석을 하고 이의 결과를 합쳐서 전체적인 구조물의 거동을 파악한다. 이러한 방법은 진동대 실험과 비교하여 구조물의 크기제한의 영향을 받지 않는 유사동적 실험에 효과적이다. 하이브리드 구조실험과정에서 발생된 데이터와 관련 정보를 저장하고 검색할 수 있는 컴퓨터시스템을 만들기 위해서는 하이브리드 구조실험과 관련된 정보를 체계화시켜서 구성하는 작업이 선행되어야 한다. 본 논문은 하이브리드 구조실험에 관련된 정보를 표현하는 데이터 모델을 제시하고 있는데, 이 데이터 모델은 포괄적인 구조실험 정보를 표현하는 데이터 모델의 하나인 리하이 모델에서 하이브리드 실험부분을 개선한 것이다. 하이브리드 구조실험에서의 부분구조물들을 표현하기 위하여 실험모델 클래스와 해석모델 클래스를 정의하였고, 이러한 클래스들의 정보교환을 조정하는 클래스를 정의하였으며, 제한된 범위의 시스템을 구현하여 객체들 간의 연결 상태를 파악할 수 있도록 하였다. 본 논문에서 기술한 데이터 모델은 구조실험자와 연구자들이 사용할 수 있는 하이브리드 구조실험 정보를 저장하는 컴퓨터 시스템을 개발하는데 적용할 수 있을 것으로 사료된다.

• 한국구조물진단유지관리공학회 논문집
• /
• 제25권4호
• /
• pp.83-91
• /
• 2021

본 연구에서는 기존 철근콘크리트 (R/C) 구조체와 내진보강 부재의 접합부의 성능을 향상시키기 위해서 접합부에 탄성패드를 가지는 새로운 H형강 철골프레임 내부접합형 내진보강공법 (H-section Steel Frame with Elastic Pad, HSFEP)을 제안하였다. HSFEP 시스템은 필요 내진보강량 산정이 간편한 내력향상형 보강공법으로서, 전단파괴가 발생할 가능성이 매우 높은 비내진상세를 가지는 중·저층 R/C 건축물에 적합한 공법이다. 본 연구에서 제안한 HSFEP 내진보강공법의 유용성을 검증하기 위하여 비내진상세를 가지는 국내 R/C 건축물을 바탕으로 실물 2층 골조 실험체를 제작하여 유사동적실험을 수행하여 최대지진응답 하중 및 변위, 지진피해정도를 중심으로 내진보강효과를 검토하였다. 실험결과 본 연구에서 개발한 HSFEP 내부접합형 내진보강법은 접합부성능이 개선되었으며, 효과적으로 수평극한내력을 증진시킴과 동시에 대지진 입력 시에도 지진응답변위를 매우 효과적으로 억제시켰다.