• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 하계학술대회 논문집 F
• /
• pp.2148-2150
• /
• 1998

This paper proposes a constant frequency controlled zero voltage switching method that can reduce switching losses caused by emf on inductance in DC motor. The zero voltage switching method is used more than a zero current switching method because of reducing switching losses by capacitance of depletion region of MOSFET. To simplify the controller circuit, we propose constant frequency controlled zero voltage switching method in the paper. The control method is more stable than a variable frequency control method because it can optimize bandwidth of a closed-loop and reactances. Therefore, we construct a constant frequency controlled zero voltage switching converter and improve zero switching losses in high switching frequency. In the process, we can control low-losses in full range on variable voltage and load. We simulate the proposed converter with P-SPICE and compare results obtained through the experiment.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 추계학술대회 논문집 Vol.15
• /
• pp.202-205
• /
• 2002

The photoluminescence (PL) characteristics of the silicon-oxygen(Si-O) superlattice formed by molecular beam epitaxy (MBE) were studied. To confirm the presence of the nanocrystalline Si structure, Raman scattering measurement was performed. The blue shift was observed in the PL peak of the oxygen-annealed sample, compared to the hydrogen-annealed sample, which is due to a contribution of smaller crystallites. Our results determine the right direction for the fabrication of silicon-based optoelectronic and quantum devices as well as for the replacement of silicon-on-insulator (SOI) in high-speed and low-power silicon MOSFET devices in the future.

• 전기저널
• /
• 통권280호
• /
• pp.64-70
• /
• 2000

파워디바이스는 산업$\cdot$전력$\cdot$교통$\cdot$정보 등 여러 분야에서 사용되고 그 기기들의 성능은 이 파워디바이스의 성능에 의해 크게 좌우된다. 특히 고도 정보화시대가 되는 21세기에는 전력수요가 점점 더 증가될 것이기 때문에 인버터화 등에 의한 생에너지 대책과 클린에너지 등에 의한 신에너지의 창출이 중요한 과제가 되고 있다. 한편, 지구환경 보호면에서 전기자동차 등의 환경고려형 장치의 보급이 활발해질 것이 예상된다. 이와 같은 사회환경 속에서 파워 일렉트로닉스를 지탱하는 소자로서 파워디바이스는 점점 더 그 역할의 중요성이 커지고 있다. 최근의 파워디바이스로서는 디스크리트, 모듈, IPM(Intelligent Power Module)등 여러 가지의 디바이스가 출현하고 있는데 그 성능을 결정하는 중심이 되는 것이 파워디바이스 칩이다. 파워디바이스 칩 자신도 급속히 진화하여 현재는 MOS계 파워디바이스 칩이 주류를 이루고 있다. 그 중에서도 사용하기 쉽다는 면에서 MOSFET와 IGBT(Insulated Gate Bipolar Transistor)가 주로 실용화되고 있으며, 미세가공기술과 라이프타임 제어기술의 진전에 따라 현저한 성능개선이 진행되고 있다. 한편, 공업용 대용량인버터나 전력응용에서 요구되는 고내압$\cdot$대용량 영역에서는 당분간 저손실이라는 의미에서 바이폴라계의 사이리스터형 디바이스가 주류로 사용되고, 이 영역에서는 GTO에 대체하는 소자로서 GCT(Gate Commutated Turn-off)사이리스터가 개발되어 그 응용이 확대될 것이 기대되고 있다. 또한 전압형 인버터장치에서는 IGBT와 GCT등의 스위칭디바이스와 함께 환류용 다이오드(FWD)가 필요하며 이 FWD의 특징 개선도 스위칭디바이스의 개선과 병행하여 추진되고 있다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2018년도 전력전자학술대회
• /
• pp.96-98
• /
• 2018

본 논문에서는 800V 배터리 전기자동차 LDC용 낮은 스위치 전압정격을 갖는 새로운 소프트 스위칭 하프브리지 컨버터를 제안한다. 제안하는 컨버터는 입력이 직렬구조로써 입력전압의 절반으로 낮은 스위치의 전압정격을 갖기 때문에 600V의 Si-MOSFET를 사용할 수 있어 도통손실을 줄일 수 있으며 부분공진 동작으로 스위칭 손실 저감 효과를 갖고, 넓은 입력전압 및 부하영역에서 소프트 스위칭을 성취하여 높은 효율을 달성할 수 있으며 변압기의 직렬연결로 된 커패시터로 인해 자화 전류의 오프셋이 없다. 제안하는 소프트 스위칭 컨버터의 동작원리를 제시하고 시작품을 통해 본 논문의 타당성을 검증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2018년도 전력전자학술대회
• /
• pp.78-80
• /
• 2018

본 논문은 용량성 결합 플라즈마 응용 시스템을 위한 전류형 토폴로지 기반의 전력 변환장치 구조를 제안한다. 제안된 시스템은 독립적으로 제어된 두 개의 고 정밀 펄스 전류를 부하로 출력하는 병렬 연결된 전류형 전력 변환장치로 구성된다. 전체 회로 토폴로지는 네 가지 세부 부분; 바이어스 전류 발생기, 바이어스 전류 모듈레이터, 슬롭 전류 발생기, 슬롭 전류 모듈레이터로 구성되어 있다. 제안된 시스템은 빠른 과도 특성을 위해 1200V/90A급 SiC MOSFET 스위치를 사용하였다. 제안된 전력 변환장치는 4.5kV의 출력전압, 40A급 출력전류와 100ns급 전류 상승/하강 특성을 충족시키도록 설계되었다. 본 연구는 펄스 전류형 전력 변환회로를 제안함으로써 전압형 전력 변환장치에 비해 전압 스파이크 및 전압 파형 왜곡을 줄여 보다 정확한 출력 전압을 발생시킴으로써 용량성 결합 플라즈마 시스템의 안정도 및 정밀도를 향상시킬 수 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 B
• /
• pp.1324-1326
• /
• 2000

This paper proposes a Current-Fed Push Pull type DC-DC converter using LCCC Resonant circuit and Zero Voltage Switching function to reduce turn on and off loss at the switching instants. This paper have the advantage which is able to operating safely in load short, because of DC reactor is connected with resonance reactor in order to supply a fixed current with low ripple from DC Power supply. The capacitor ($C_1$, $C_2$) connected in switch are common using as resonance capacitor and ZVS capacitor. The analysis of the proposed Current-Fed Push Pull type DC-DC converter is generally described by using normalized parameter, and we have evaluated characteristic values which is needed to design a circuit. We confirm a rightfulness theoretical analysis by comparing a theoretical values and experimental values obtained from experiment using MOSFET as switching devices.

• ETRI Journal
• /
• 제26권1호
• /
• pp.7-13
• /
• 2004

To improve the characteristics of breakdown voltage and specific on-resistance, we propose a new structure for a LDMOSFET for a PDP scan driver IC based on silicon-on-insulator with a trench under the gate in the drift region. The trench reduces the electric field at the silicon surface under the gate edge in the drift region when the concentration of the drift region is high, and thereby increases the breakdown voltage and reduces the specific on-resistance. The breakdown voltage and the specific on-resistance of the fabricated device is 352 V and $18.8 m{\Omega}{\cdot}cm^2$ with a threshold voltage of 1.0 V. The breakdown voltage of the device in the on-state is over 200 V and the saturation current at $V_{gs}=5V$ and $V_{ds}$=20V is 16 mA with a gate width of $150{\mu}m$.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2000년도 하계학술대회 논문집
• /
• pp.735-738
• /
• 2000

This paper shows experimentally that oxide layer on the p-type Si-substrate can grow at low temperature(500$^{\circ}C$∼600$^{\circ}C$) using high pressure water vapor system. As the result of experiment, oxide layer growth rate is about 0.19${\AA}$/min at 500$^{\circ}C$, 0.43${\AA}$/min at 550$^{\circ}C$, 1.2${\AA}$/min at 600$^{\circ}C$ respectively. So, we know oxide layer growth follows reaction-controlled mechanism in given temperature range. Consequently, granting that oxide layer growth rate increases linearly to temperature over 600$^{\circ}C$, we can expect oxide growth rate is 5.2${\AA}$/min at 1000$^{\circ}C$. High pressure oxidation of silicon is particularly attractive for the thick oxidation of power MOSFET, because thermal oxide layers can grow at relatively low temperature in run times comparable to typical high-temperature, 1 atm conditions. For higher-temperature, high-pressure oxidation, the oxidation time is reduced significantly

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.1241-1242
• /
• 2007

전세계가 고유가 시대로 들어서면서 각국은 에너지 확보에 전력을 기울이고 있다. 이에 대체 에너지 개발이 미래의 중요한 과제로 여겨지고 있다. 본 연구에서는 결정질 실리콘 태양전지의 대안으로 주목받고 있는 염료감응형 태양전지를 다루어 보았다. 유효면적 $8cm^2$의 염료감응형 태양전지의 직병렬 조합을 이용하여 DSSC 모듈을 만들어 얻은 출력을 전력변환 시킴으로써 상용전원을 얻고자 하였다. 염료감응형 태양전지모듈을 만들기 위해 먼저 DSSC의 단위 셀을 최적화 시키고 이를 실제 광원에서 다양한 직병렬 연결 시도 끝에 모듈로부터 약 5.7V, 3A의 출력을 얻을 수 있었다. 이를 Boost converter를 이용하여 전압을 12V까지 승압하고 이 출력을 고속 스위칭 소자인 MOSFET을 이용하여 스위칭한 Push-pull converter에서 DC 310V까지 승압시켰다. 그리고 그 출력을 DSP를 이용한 20[kHz]의 PWM신호를 만들어 제어한 결과, AC 220V의 상용전원을 얻었다. 그리고 이 전원을 부하에 연결하여 그 동작 특성을 연구하였다.

• Journal of information and communication convergence engineering
• /
• 제20권2호
• /
• pp.137-142
• /
• 2022

Monolithic three-dimensional (M3D) logics such as M3D-NAND, M3D-NOR, M3D-buffer, M3D 2×1 multiplexer, and M3D D flip-flop, consisting of modularized M3D inverters (M3D-INVs), have been proposed. In the previous M3D logic, each M3D logic had to be designed separately for a standard cell library. The proposed M3D logic is designed by placing modularized M3D-INVs and connecting interconnects such as metal lines or monolithic inter-tier-vias between M3D-INVs. The electrical characteristics of the previous and proposed M3D logics were simulated using the technology computer-aided design and Simulation Program with Integrated Circuit Emphasis with the extracted parameters of the previously developed LETI-UTSOI MOSFET model for n- and p-type MOSFETs and the extracted external capacitances. The area, propagation delay, falling/rising times, and dynamic power consumption of the proposed M3D logic are lower than those of previous versions. Despite the larger space and lower performance of the proposed M3D logic in comparison to the previous versions, it can be easily designed with a single modularized M3D-INV and without having to design all layouts of the logic gates separately.