• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권6호
• /
• pp.802-809
• /
• 2014

This paper presents a dual-mode bias modulator (BM) for complementary metal oxide semiconductor (CMOS) power amplifiers (PAs). The BM includes a hybrid buck converter and a normal buck converter for an envelope tracking (ET) mode for high output power and for an average power tracking (APT) mode for low output power, respectively. The dual-mode BM and CMOS PA are designed using a $0.18-{\mu}m$ CMOS process for the 1.75 GHz band. For the 16-QAM LTE signal with a peak-to-average power ratio of 7.3 dB and a bandwidth of 5 MHz, the PA with the ET mode exhibited a poweradded efficiency (PAE) of 39.2%, an EVM of 4.8%, a gain of 19.0 dB, and an adjacent channel leakage power ratio of -30 dBc at an average output power of 22 dBm, while the stand-alone PA has a PAE of 8% lower at the same condition. The PA with APT mode has a PAE of 21.3%, which is an improvement of 13.4% from that of the stand-alone PA at an output power of 13 dBm.

• 한국통신학회논문지
• /
• 제30권9A호
• /
• pp.795-802
• /
• 2005

바이너리 CDMA(B-CDMA) 기술은 CDMA 신호의 크기를 일정하게 유지시키는 새로운 변조 기법이다. 다중코드CDMA 신호를 일정한 레벨의 신호로 양자화한 후 변조함으로써 B-CDMA 기술은 CDMA 신호가 가지는 장점들을 유지하는 동시에 최대전력 대 평균전력의 비율을 감소시킨다. 본 논문에서는 확산인자가 현저히 작지 않은 가정 하에 B-CDMA시스템의 성능을 다중 경로 페이딩 환경에서 분석한다. 수학적 분석 결과는 컴퓨터 모의실험을 통하여 검증된다.

• 한국전자파학회논문지
• /
• 제26권3호
• /
• pp.292-299
• /
• 2015

본 논문에서는 3-레벨 인코딩 기법을 적용하여 시스템의 효율과 선형성을 개선할 수 있는 새로운 구조의 EER 송신기를 제안하였다. 제안된 송신기는 첨두 전력 대 평균 전력비에 상관없이 동일한 크기의 신호만을 증폭하고, 채널대역 내의 양자화 노이즈를 감소시켜 높은 효율을 얻을 수 있으며, 포락선 신호와 위상 신호 간 시간 부정합 특성을 개선하여 높은 선형성을 가질 수 있도록 하였다. 130 nm CMOS 공정으로 제작된 송신기 칩은 8.5 dB의 첨두 전력 대 평균전력비를 갖는 LTE 20 MHz 신호에 대해 2.13 GHz의 반송주파수에서 3.7 %의 오류 벡터 크기와 37.5 dBc의 인접 채널 누설비 특성을 보인다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
• /
• pp.951-954
• /
• 2000

In this paper, we present a multi-code parallel combinatory CDMA system using bi-orthogonal modulation to reduce envelope variation and improve bit error. .rate (BER) performance. In general, the dynamic range of the amplitude of the transmit signal is very large in the case of conventional multi-code CDMA systems, resulting in severe nonlinear distortion due to high power amplifier and thus significant BER performance degradation. The proposed system exhibits reduction of peak-to-average power ratio (PAPR) of the transmit signal amplitudes and significant performance improvement. We verify the performance of the proposed system by computer simulations under AWGN channel and flat fading channel.

• 한국전자파학회논문지
• /
• 제21권8호
• /
• pp.851-856
• /
• 2010

본 논문에서는 3.5 GHz에 설계된 balanced amplifier에 DBS(Dynamic Bias Switching)를 적용하여 평균 전력에서 효율을 개선하였다. DBS는 입력 신호의 포락선 크기에 따라 전력 증폭기에 두 단계의 드레인 전압을 인가하여 효율을 개선하는 기술로써 balanced amplifier에 DBS를 적용하기 위해서 동일하게 구성된 DBS 회로를 각 단에 설치하여 실제 제작하였다. 20 MHz 대역폭과 8.5 dB의 PAR(Peak to Average Ratio)을 갖는 OFDM 신호를 사용하여 측정한 결과, 28 V 단일 드레인 전압을 사용했을 때보다 42.5 dBm에서 6 %의 PAE 개선을 나타냈다.

• 한국전자파학회논문지
• /
• 제20권8호
• /
• pp.813-822
• /
• 2009

본 논문에서는 1:2:2의 비대칭 3-stage 도허티 전력 증폭기의 동작을 살펴보고, Freescale사의 4 W, 10 W LDMOSFET을 이용하여 1 GHz에서 구현하였다. 두 번의 최대 효율 특성을 갖는 N-way 도허티 전력 증폭기와 비교 하였을 때, 비대칭 3-stage 도허티 전력 증폭기는 세 번의 최대 효율 특성을 갖도록 함으로써 백 오프된 출력 전력영역에서의 심각한 효율 저하를 극복할 수 있고, 주어진 변조 신호에서의 평균 효율을 최대화 할 수 있다. 효율 특성을 더욱 최적화하기 위해, 역 F급 전력 증폭기를 캐리어 및 피킹 전력 증폭기로 설계하였다. 또한, 적절한 로드모듈레이션 동작을 이끌어내기 위해, 포락선 추적 방법에 근거한 적응 게이트 바이어스 조절 신호를 두 개의 피킹 전력 증폭기에 인가하였다. 8.5 dB의 PAPR을 갖는 802.16e Mobile WiMAX 신호에 대해 제안된 비대칭 도허티 전력 증폭기는 36.85 dBm에서 55.46 %의 높은 효율 특성을 얻었고, -37.23 dB의 우수한 RCE 특성을 유지하였다. 본 논문에서는 처음으로 포화 증폭기와 적응 게이트 바이어스 조절 신호를 비대칭 3-stage 도허티 전력 증폭기에 적용하였으며, 이를 통해 기지국용 고효율 전력 송신기의 설계가 구현 가능함을 성공적으로 검증하였다.

• Journal of Communications and Networks
• /
• 제12권6호
• /
• pp.544-557
• /
• 2010

This paper addresses the problem of controlling the envelope's power peak of single carrier modulated signals, band limited by root-raised cosine (RRC) pulse shaping filters, in order to reduce power amplifier back-off for very small aperture terminals ground stations. Magnitude modulation (MM) is presented as a very efficient solution to the peak-to-average power ratio problem. This paper gives a detailed description of the MM concept and its recent evolutions. It starts by extending the look-up-table (LUT) based approach of the MM concept to M-ary constellations with M ${\leq}$ 16. The constellation and RRC symmetries are explored, allowing considerable reduction on LUT computation complexity and storage requirements. An effective multistage polyphase (MPMM) approach for the MM concept is then proposed. As opposed to traditional LUT-MM solutions, MM coefficients are computed in real-time by a low complexity multirate filter system. The back-off from high-power amplifier saturation is almost eliminated (reduction is greater than 95%) with just a 2-stage MPMM system even for very demanding roll-off cases (e.g., ${\alpha}$ = 0,1). Also, the MPMM is independent of modulation in use, allowing its easy application to constellations with M > 16.

• Journal of electromagnetic engineering and science
• /
• 제7권4호
• /
• pp.147-153
• /
• 2007

This paper represents an analog predistortion linearizer for the high power amplifier with low memory effect. The high power amplifier is implemented using a 90-W peak envelope power(PEP) LDMOSFET at 2.14-GHz and an envelope short matching topology is applied at the active ports to minimize the memory effect. The analog predistortion circuit comprises the fundamental path and the cuber and quintic generating circuits, whose amplitudes and phases can be controlled independently. The predistortion circuit is tested for two-tone and wide-band code division multiple access(WCDMA) 4FA signals. For the WCDMA signal, the adjacent channel leakage ratios(ACLRs) at 5 MHz offset are improved by 12.4 dB at average output powers of 36 dBm and 42 dBm.

• 한국전자파학회논문지
• /
• 제25권8호
• /
• pp.795-801
• /
• 2014

본 논문에서는 2.6 GHz에 설계된 고출력 전력증폭기에 DDBS(Digitally-controlled Dynamic Bias Switching)를 적용하여 평균 전력에서 효율을 개선하였다. DBS는 제어 신호에 따라 전력 증폭기에 두 단계의 드레인 전압을 인가하여 효율을 개선하는 기술이다. DBS의 제어 신호를 디지털로 처리하여 제어가 매우 용이하였다. 2.6 GHz의 중심 주파수와 10 MHz 대역폭, 9.5 dB의 PAPR(Peak-to-Average Power Ratio)을 갖는 64 QAM FDD LTE 신호를 사용하여 측정한 결과, DDBS를 적용하여 전력증폭기의 PAE(Power-Added Efficiency)을 평균 전력 43 dBm에서 40.9 %에서 48 %로 증가시켰다.

• Wind and Structures
• /
• 제29권5호
• /
• pp.323-337
• /
• 2019

Wind tunnel testing technique has been established as a powerful experimental method for predicting wind-induced loads on high-rise buildings. Accurate assessment of the design wind load combinations for tall buildings on the basis of wind tunnel tests is an extremely important and complicated issue. The traditional design practice for determining wind load combinations relies partly on subjective judgments and lacks a systematic and reliable method of evaluating critical load cases. This paper presents a novel optimization-based framework for determining wind tunnel derived load cases for the structural design of wind sensitive tall buildings. The peak factor is used to predict the expected maximum resultant responses from the correlated three-dimensional wind loads measured at each wind angle. An optimized convex hull is further developed to serve as the design envelope in which the peak values of the resultant responses at any azimuth angle are enclosed to represent the critical wind load cases. Furthermore, the appropriate number of load cases used for design purposes can be predicted based on a set of Pareto solutions. One 30-story building example is used to illustrate the effectiveness and practical application of the proposed optimization-based technique for the evaluation of peak resultant wind-induced load cases.