• 제목/요약/키워드: parity bit

검색결과 140건 처리시간 0.029초

퍼셉트론형 신경회로망에 의한 패리티판별 (Parity Discrimination by Perceptron Neural Network)

  • 최재승
    • 한국정보통신학회논문지
    • /
    • 제14권3호
    • /
    • pp.565-571
    • /
    • 2010
  • 본 논문에서는 퍼셉트론형 신경회로망에 오차역전파 알고리즘을 사용하여 학습을 실시하여, N비트의 패리티판별에 필요한 최소의 중간유닛수의 해석에 관한 연구이다. 따라서 본 논문은 제안한 퍼셉트론형 신경회로망의 중간 유닛의 수를 변화시켜 N비트의 패리티 판별 실험을 실시하였다. 본 시스템은 패라티 판별의 실험을 통하여 N비트 패리티 판별이 가능하다는 것을 실험으로 확인한다.

An Efficient Error Detection Technique for 3D Bit-Partitioned SRAM Devices

  • Yoon, Heung Sun;Park, Jong Kang;Kim, Jong Tae
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제15권5호
    • /
    • pp.445-454
    • /
    • 2015
  • As the feature sizes and the operating charges continue to be scaled down, multi-bit soft errors are becoming more critical in SRAM designs of a few nanometers. In this paper, we propose an efficient error detection technique to reduce the size of parity bits by applying a 2D bit-interleaving technique to 3D bit-partitioned SRAM devices. Our proposed bit-interleaving technique uses only 1/K (where K is the number of dies) parity bits, compared with conventional bit-interleaving structures. Our simulation results show that 1/K parity bits are needed with only a 0.024-0.036% detection error increased over that of the existing bit-interleaving method. It is also possible for our technique to improve the burst error coverage, by adding more parity bits.

패리티 검사비트를 이용한 새로운 오류정정 기술 (Error Correcting Technique with the Use of a Parity Check Bit)

  • 현종식;한영열
    • 한국산업정보학회:학술대회논문집
    • /
    • 한국산업정보학회 1997년도 추계학술대회 발표논문집:21세기를 향한 정보통신 기술의 전망
    • /
    • pp.137-146
    • /
    • 1997
  • The simplest bit error detection scheme is to append a parity bit to the end of a bit sequence. In this paper an error correction technique with the use of a parity bit is proposed, and the performance of the proposed system is analyzed. The error probability of the proposed system is compared with the output of computer simulation of the proposed system. It is also compared with the error probability of error at BPSK system, and the signal-to-noise ratio gain is showed.

  • PDF

공간적 빔 세기 불 균일성을 가지는 디지털 홀로그래픽 데이터 저장 시스템을 위한 수정된 패리티 코딩 (Modified parity coding for digital holographic data storage system with spatial beam intensity variations)

  • 최안식;전영식;백운식
    • 한국광학회지
    • /
    • 제14권2호
    • /
    • pp.150-154
    • /
    • 2003
  • 본 논문에서는 홀로그래픽 데이터 저장시스템에서 발생되는 공간적 빔 세기의 불 균일성 때문에 발생되는 에러를 줄이기 위한 수정된 패리티 코딩기법들을 소개한다. 일반적인 패리티 코딩과 수정된 패리티 코딩 기법들에 대한 인코딩과 디코딩 방법에 대해 설명하였으며, 실험결과로부터 패리티 코딩과 수정된 패리티 코딩기법들의 bit-error-rate(BER)성능을 비교하였다.

Error Correction by Redundant Bits in Constant Amplitude Multi-code CDMA

  • 송희근;김성만;김범곤;김동석;고대원;김용철
    • 한국통신학회논문지
    • /
    • 제31권11C호
    • /
    • pp.1030-1036
    • /
    • 2006
  • In this paper, we present two methods of correcting bit errors in constant amplitude multi-code (CAMC) CDMA, which uses the redundant bits only. The first method is a parity-based bit correction with hard-decision, where the received signals despread into n two-dimensional structure with both horizontal parity and vertical parity. Then, an erroneous bit is corrected for each $4{\times}4$ pattern. The second method is a turbo decoding, which is modified from the decoding of a single parity check product code (SPCPC). Experimental results show that, in the second method, the redundant bits in CAMC can be fully used for the error correction and so they are not really a loss of channel bandwidth. Hence, CAMC provides both a low peak-to-average power ratio and robustness to bit errors.

프레임간 적응적 연산을 이용한 패리티 비트의 예측에 의한 고속 분산 복호화 (A Fast Distributed Video Decoding by Frame Adaptive Parity Bit Request Estimation)

  • 김만재;김진수
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2011년도 추계학술대회
    • /
    • pp.161-162
    • /
    • 2011
  • 최근 초경량 비디오 압축 기술로써 분산 비디오 복호화가 많은 주목을 받고 있다. 하지만 분산 비디오 복호화 전체 과정 중 피드백 채널을 이용한 패리티 비트 량 제어 방식이 복호화 시간증가의 원인이 되고 있다. 시간적 공간적 상관성이 높은 영상의 특성은 프레임 별 동일 위치 LDPCA프레임의 패리티 비트 요구량에 동일하게 적용할 수 있다. 본 논문에서는 프레임간 적응적인 연산을 통해 패리티 비트 요구량을 예측하여 복호화 시간을 줄이는 방식을 제안한다. 제안 방식을 사용한 경우 패리티 비트 요구량을 예측을 하지 않을 때보다 평균 80%의 시간을 단축함을 보인다.

  • PDF

고속 분산 비디오 복호화를 위한 움직임 정보 피드백을 이용한 패리티 비트 요구량 예측 기법 (Parity Bits Request Estimation Using Motion Information Feedback for Fast Distributed Video Decoding)

  • 김만재;최해철;김진수
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2012년도 추계학술대회
    • /
    • pp.107-108
    • /
    • 2012
  • 분산 비디오 부호화기(DVC)에서 패리티 비트를 채널을 통해 전송하는 기법은 초경량 비디오 압축 기술의 핵심적인 부분이다. 하지만 복호과정 중 피드백 채널을 이용하여 패리티 비트 전송량을 제어하는 방법이 주로 사용되기 때문에 복호 시간 증가의 원인이 되고 있다. 본 논문에서는 고속 분산 비디오 복호화를 위해 패리티 비트 요구량을 움직임 정보 피드백을 이용하여 예측하는 기법을 제안한다. 먼저 율-왜곡에 대한 모델을 제시하고, 시간적인 상관성이 높은 영상의 특성을 이용하여 이전 프레임의 LDPCA 프레임의 패리티 비트 요구량에 모델을 적용하는 방법을 제안한다.

  • PDF

소프트에러 결함 허용 캐쉬 (Fault Tolerant Cache for Soft Error)

  • 이종호;조준동;표정열;박기호
    • 전기학회논문지
    • /
    • 제57권1호
    • /
    • pp.128-136
    • /
    • 2008
  • In this paper, we propose a new cache structure for effective error correction of soft error. We added check bit and SEEB(soft error evaluation block) to evaluate the status of cache line. The SEEB stores result of parity check into the two-bit shit register and set the check bit to '1' when parity check fails twice in the same cache line. In this case the line where parity check fails twice is treated as a vulnerable to soft error. When the data is filled into the cache, the new replacement algorithm is suggested that it can only use the valid block determined by SEEB. This structure prohibits the vulnerable line from being used and contributes to efficient use of cache by the reuse of line where parity check fails only once can be reused. We tried to minimize the side effect of the proposed cache and the experimental results, using SPEC2000 benchmark, showed 3% degradation in hit rate, 15% timing overhead because of parity logic and 2.7% area overhead. But it can be considered as trivial for SEEB because almost tolerant design inevitably adopt this parity method even if there are some overhead. And if only parity logic is used then it can have $5%{\sim}10%$ advantage than ECC logic. By using this proposed cache, the system will be protected from the threat of soft error in cache and the hit rate can be maintained to the level without soft error in the cache.

LDPCA 프레임별 적응적 패리티 요구량 예측을 이용한 고속 위너-지브 복호화 기법 (A Fast Wyner-Ziv Video Decoding Method Using Adaptive LDPCA Frame-based Parity Bit Request Estimation)

  • 김만재;김진수;김재곤;서광덕
    • 한국정보통신학회논문지
    • /
    • 제16권2호
    • /
    • pp.259-265
    • /
    • 2012
  • 최근에 초경량 비디오 압축 기술로써 분산 비디오 부호화 기법 (DVC)이 많은 주목을 받고 있다. 대부분의 DVC 시스템들은 우수한 비트율-왜곡 성능을 얻기 위해 피드백 채널을 통해 패리티 비트 제어를 수행하고 있으나, 높은 복호화 시간 지연을 초래하여 실시간 구현에 가장 큰 문제점이 되고 있다. 이러한 문제점을 해결하기 위해 본 논문에서는 LDPCA 프레임별 적응적 패리티 요구 비트량에 대한 적응적 예측을 통한 효과적인 분산 비디오 부호화 방법을 제안한다. 제안된 방법은 화소영역 위너-지브 부호화기법에서 각 비트 플레인 내의 LDPCA 프레임간에 존재하는 통계적 특성을 이용하여 비트 요구량을 적응적으로 예측하는 방식을 이용한다. 모의실험을 통하여, 제안 방식은 LDPCA 복호화기에 사용한 경우 패리티 비트 요구량 예측을 사용하지 않는 방식보다 평균적으로 80% 이상의 복호화 지연 시간을 절감함을 보인다.

자기참조 가상 패리티 비트를 이용한 XOR기반의 고화질 정보은닉 기술 (XOR-based High Quality Information Hiding Technique Utilizing Self-Referencing Virtual Parity Bit)

  • 최용수;김형중;이달호
    • 전자공학회논문지
    • /
    • 제49권12호
    • /
    • pp.156-163
    • /
    • 2012
  • 최근 들어 정보은닉기술에 대한 필요성이 많이 증가되고 있으며 국제치안, 군사 그리고 의료영상 등의 분야에서 그 예를 많이 볼 수 있다. 본 논문에서는 한 픽셀의 다수 MSB(MSBs: Most Significant Bits)의 Parity Bit를 이용하여 gray영상에 대해 정보를 은닉하는 방법을 제안한다. 스테가노그라피(Steganography) 분야에서 많은 연구들이 LSB 대체(Substitution), XOR연산을 채용하여 연구되어왔으며 궁극적인 목적은 낮은 복잡도와 높은 은닉용량, 동시에 화질의 저하를 최소화하는 것이다. 하지만 LSB 대체 방법은 높은 은닉용량을 가짐에도 불구하고 너무나 간단한 작업으로 인해 안전하지 못하다. 또한 XOR연산을 이용한 방법들은 픽셀 수 대비 약 75%의 은닉률을 달성하였다. 제안된 방법에서 각 픽셀의 LSB(Least Significant Bit)는 비밀메시지 1비트와 해당 픽셀의 7 MSBs의 Parity Bit와 XOR 연산된다. 제안한 방법은 대칭키 프로토콜의 개념을 스테가노그라피에 적용한 것이며 대칭키를 자기참조에 의해 생성하도록 하였다. 제시한 방법은 기존의 XOR방법들에 비해 은닉률이 25% 높으며 원본 대비 픽셀의 LSB 반전률이 약 6%정도 개선되는 효과를 보였다.