• 한국정보과학회논문지:시스템및이론
• /
• 제28권10호
• /
• pp.513-519
• /
• 2001

HLRC는 LRC의 변종으로 DSM 분야에 있어 최근에 제안된 모델이다. HLRC는 여러장점을 가지고 있지만 단점 또한 존재한다. 이러한 단점 중 하나는 작은 크기의 영역을 보호하기위해 락을 사용하는경웽 매우 성능이 떨어진다는 것이다. 불행이도 이러한 형태의 락 사용은 가장 일반적인 것이기 때문에 락을 사용하는 응용프로그램에 있어 HLRC는 일반적으로 나쁜 성능을 보이게 된다. 본 논문에서는 HLRC를 위한 효율적인 락 프로토콜을 제안한다. 제안하는 프로토콜은 락 허가시 임계구역내에서 사용될 페이지에 대한 선택적으로 diff를 전달하여 갱신을 한다. 이때 전송할 diff의 최대 크기를 제안함으로서 diff의 누적현상의 발생을 최소화한다. 제안한 락 프로토콜은 임계구역 내에서의 원격 페이지 요청을 줄이며 이것은 락 대기 시간및 메세지 전송량의 감소로 이어진다. 5개의 벤치마크의 응용프로그램을 사용하여 성능을 측정한 결과 기본의 HLRC에 비해 2%~40%의성능향상을 얻었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제34권12호
• /
• pp.610-617
• /
• 2007

페이지 기반 점진적 검사점은 검사점 오버헤드를 줄이기 위해 프로세스의 메모리 상태 중 변경된 페이지만 저장하는 기법이다. 그러나 점진적 검사점의 누적 크기는 검사점 횟수가 증가함에 따라 서서히 증가하게 된다. 이는 한 페이지가 검사점 작성 이후에 변경되어 검사점 작성시에 검사점에 저장되는 과정이 되풀이 되고, 이후에 삭제되지 않기 때문이다. 복구 시에 프로세스의 저장된 상태를 만들기 위해 검사점들이 모두 필요할 수 있으므로 함부로 검사점을 삭제를 할 수 없다. 본 논문에서는 페이지 기반 검사점 도구인 Pickpt를 소개하고, Pickpt가 검사점의 누적 크기 증가 문제를 해결하는 방법을 설명한다. 실험을 통해 기존 점진적 검사점에 비해 Pickpt가 점진적 검사점의 누적 크기를 현저히 줄임을 보였다.

• 대한전자공학회논문지SD
• /
• 제44권3호
• /
• pp.43-51
• /
• 2007

NAND와 NOR 플래시의 장점을 결합한 OneNAND 플래시가 출시되면서 기존의 NAND 플래시를 빠르게 대체하게 되었다. 하지만 기존의 NAND 플래시 기반 요구 페이징 시스템에서는 OneNAND 플래시의 기능들이 제대로 활용되지 않았다. 본 연구에서는 OneNAND 플래시의 임의 접근 기능과 이중 페이지 버퍼를 활용하는 새로운 OneNAND 플래시 기반 요구 페이징 기법인 지연 이중 버퍼링 기법을 제안하였다. 이 기법은 요구된 폐이지를 페이지 버퍼로부터 주기억장치로 이동하는 데 걸리는 시간을 효과적으로 절감함으로써 폐이지 반입 비용을 절감하였다. 실험 결과, 본 연구에서 제안한 기법은 평균 28.5%의 수행 시간 절감 효과와 4.4%의 페이징 시스템 에너지 절감 효과를 보였다.

• 정보처리학회논문지A
• /
• 제13A권4호
• /
• pp.289-294
• /
• 2006

검사점 기법은 시스템이 장애를 내재한 경우에 효과적으로 프로세스가 장애 지점으로부터 다시 시작 할 수 있게 하는 결함 허용 방법이다. 특히, 페이지 단위 점진적 검사점 기법은 검사점 사이에서 변경된 페이지 데이터만을 저장함으로써 검사정 기록 오버헤드를 감소시킨다. 이 기법은 매 검사점 사이에서 변화하는 데이터의 크기가 가변적이므로 검사점 수행 시간도 매번 변하는 성질을 갖고 있다. 기존의 연구로 고정적인 검사점 수행 시간을 갖는 경우에 대한 효율적인 검사점 작성 시점 결정 방법이 제시된 바 있다. 그러나 매 검사점 마다 가변적인 시간을 필요로 하는 페이지 단위 점진적 검사점 기법에 대한 효율적인 작성 시점 결정 방법은 아직 연구되지 않은 분야이다. 본 논문에서는 효율적이고 적응성 있는 검사점 작성 시점 결정 방법을 제안하고, 이 방법에 기반을 둔 적응성 있는 페이지 단위 점진적 검사점 기법을 보인다. 여러 가지 용용 프로그램의 실험 결과를 통하여, 제안한 방법을 사용하는 것이 기존의 고정적인 인터벌을 갖는 페이지 단위 점진적 검사점을 사용하는 경우보다 프로세스의 평균 수행 시간을 현저히 줄임을 알 수 있다.

• 한국산업정보학회논문지
• /
• 제14권2호
• /
• pp.8-15
• /
• 2009

소프트웨어 산업에 있어서 서버 관련 정보기술이 발전하고 네트워크 성능이 크게 향상된 반면, 이용 비용은 크게 높아짐에 따라 중소 사업장을 중심으로 ASP(Application Service Provider)와 같은 다양한 형태의 소프트웨어 사용 방식이 등장하게 되었다. 이를 가능하게 하는 요소 기술에는 여러 가지가 존재하는데, 본 연구에서는 컴퓨터상에서 수행에 필요한 최소한의 응용 소프트웨어를 중앙 서버로부터 분산 가상페이징 기술로 자동으로 끌어 와서 사용하는 소프트웨어 스트리밍 서비스 기술에 있어서 PageFault Interrupt Routine Hooking 방식을 응용한 새로운 개념의 소프트웨어 스트리밍 시스템 구현을 제안하였다. 이러한 방식을 이용하여 소프트웨어 스트리밍 시스템을 구현하게 되면, 보다 효율적으로 응용 소프트웨어를 관리할 수 있을 뿐만 아니라, 소프트웨어 전체를 인스톨할 필요가 없기 때문에 하드웨어의 저장 공간을 거의 사용하지 않는다. 또한, 기본적인 바이너리만을 받아서 로드하기 때문에 하드웨어 자원을 최대한 줄일 수 있게 된다.

• 정보과학회 논문지
• /
• 제44권2호
• /
• pp.132-138
• /
• 2017

본 연구에서는 뉴메모리 기반 컴퓨팅 시스템의 신뢰성을 높이기 위해 프로세스 단위로 체크포인팅하는 시스템을 설계하고 구현한다. 프로세스 체크포인팅을 위하여 일반적인 프로세스 실행에서 문맥전환이 일어나는 시점마다 결함이 발생하기 이전의 안전한 상태로 되돌아갈 수 있는 롤백 시점을 만든다. 본 연구에서는 롤백 시점의 안전한 프로세스 상태에 대한 새로운 프로세스를 만들며 이를 P-process(Persistent-process)라고 명명한다. P-process를 만드는 주기를 세밀한 간격인 문맥전환 때마다 만들기 때문에 결함이 발생하였을 때 롤백으로 인한 프로세스 실행시간 손실을 작게 만들 수 있다. P-process를 만드는 오버헤드를 줄이기 위하여 프로세스의 메모리 상태에서 변경된 부분만 저장할 수 있도록 COW(Copy-On-Write) 메커니즘을 이용하였다. 문맥전환 때마다 P-process를 생성하였을 때 PARSEC 벤치마크의 11개 워크로드 중 8개의 워크로드에서 5% 내의 실행 시간 오버헤드가 발생하였으며 오버헤드가 많이 발생한 워크로드도 P-process의 생성 주기의 조정으로 오버헤드를 감소시킬 수 있었다.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2013년도 제47차 동계학술대회논문집 21권1호
• /
• pp.61-62
• /
• 2013

안드로이드 스마트폰 사용자에게 응답성은 중요한 성능 이슈이다. 스마트폰 응용 구동 시 응답성에 큰 영향을 미치는 것은 수많은 페이지 부재 처리기의 수행 시간이다. 선사상 기법은 페이지 부재 발생을 효과적으로 줄일 수 있는 기법이지만, 선사상할 페이지를 예측하기 어렵기 때문에 기존 안드로이드 스마트폰에서는 요구 사상 기법이 사용되고 있다. 본 논문은 응답성 향상을 위해 커널이 안드로이드 런타임과 라이브러리의 도움을 받아 선사상할 페이지를 예측하는 선사상 기법을 제안한다. 실험 결과 제안된 기법은 기존 시스템에 비해 웹 브라우저 응용의 응답 시간을 최대 3.25% 단축할 수 있었다.

• 정보처리학회논문지A
• /
• 제11A권3호
• /
• pp.157-162
• /
• 2004

본 논문에서는 가상 메모리 압축 알고리즘으로 CAMD 알고리즘을 제안한다. CAMD 알고리즘은 페이지 폴트가 일어났을 때 이들 페이지들을 스왑 디바이스로 이동시키지 않고 주기억장치 내의 압축된 캐시 영역을 할당하여 압축된 페이지를 저장한다. 이렇게 함으로써 스왑 디바이스로 이동하는 시간과 횟수를 감소시켜서 페이지 폴트 응답시간을 줄이며 주기억장치에 저장되는 페이지들의 공간 활용도를 높일 수 있다. 메모리 내의 데이터는 일반적인 압축 알고리즘에서 다루는 데이터와는 다른 특징들을 가지고 있어서 메모리 내의 주소 값이나 배열 데이터와 값은 요소들을 고려하여 압축될 때의 효율성을 높일 수 있다.

• 디지털산업정보학회논문지
• /
• 제12권4호
• /
• pp.71-79
• /
• 2016

This study proposes a performance model of a shared bus multi-processor system and analyzes the effect of input/output types on system performance and overload of shared resources. This system performance model reflects the memory reference time in relation to the effect of input/output types on shared resources and the input/output processing time in relation to the input/output processor, disk buffer, and device standby places. In addition, it demonstrates the contribution of input/output types to system performance for comprehensive analysis of system performance. As the concept of workload in the probability theory and the presented model are utilized, the result of operating and analyzing the model in various conditions of processor capability, cache miss ratio, page fault ratio, disk buffer hit ratio (input/output processor and controller), memory access time, and input/output block size. A simulation is conducted to verify the analysis result.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2007년도 한국컴퓨터종합학술대회논문집 Vol.34 No.1 (B)
• /
• pp.445-450
• /
• 2007

NAND 플래시 메모리 기반의 실시간 임베디드 시스템에서는 일반적으로 shadowing 기법을 통해 프로그램을 수행한다. 그러나 shadowing 기법은 시스템의 부팅 시간을 증가시키고 불필요한 DRAM 영역을 차지한다는 단점 때문에 자원 제약이 심한 실시간 임베디드 시스템에는 적합하지 않다. 이에 대한 대안 중 하나는 demand paging 기법을 활용하는 것이다. 단, demand paging 환경에서는 page fault에 의한 시간 지연 때문에 태스크의 최악 실행 성능을 예측하기 어렵다. 따라서 본 논문에서는 NAND 플래시 메모리 기반의 실시간 임베디드 시스템에서 demand paging 비용을 고려한 태스크 최악 성능 분석 기법을 제안한다. 제안하는 기법은 각 태스크에 대해 demand paging 비용을 계산하고, 이를 전통적인 WCRT 분석 기법과 결합하는 방법을 사용한다. 또한 demand paging 비용과 WCET 분석을 독립적으로 고려함으로써, 최악의 경우에도 분석 결과의 안정성을 보장하고 기존의 방법에 비해 분석 복잡도를 줄였다.