• 한국신재생에너지학회:학술대회논문집
• /
• 2009.06a
• /
• pp.187-187
• /
• 2009

나노 임프링과 전기 도금의 저렴한 방식을 이용하여 CdTe 나노 패턴형태를 제작하고자 한다. CdTe 박막은 CdTe 태양전지에서 광흡수층으로 광전자형성에 큰 영향을 미치는 층이다. 나노 패턴을 이용할 경우 p-n 접합 면적이 늘어나 여기된 전자-정공쌍이 분리를 더 잘 일으킬 수 있기 때문에 나노 임프린팅 이라는 기술을 이용하여 이를 제작해 보고자 한다. 따라서 이렇게 제작된 CdTe 나노 패턴은 XRD와 라만 기술을 이용하여 구조를 분석하고, 흡광도와 반사도를 측정하여 광 특성을 조사하려고 한다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2011.05a
• /
• pp.126.1-126.1
• /
• 2011

박막형 태양전지의 효율 향상을 위하여 광확산 패턴이 형성된 기판을 제작하고 이를 이용하여 비정질 실리콘 박막 태양전지를 제작하였다. 나노 임프린트 방법을 사용하여 제작된 광확산 패턴은 불규칙한 마이크로-나노 크기의 미세구조를 가지고 있어 빛의 확산투과 비율을 향상시켜주는 역할을 하였다. 제작된 광확산 기판위에 TCO물질을 증착하고, PECVD법을 사용하여 비정질 실리콘 p-i-n 접합 구조를 형성하였다. 제작된 태양전지 소자를 1.5 AM의 조건에서 I-V 특성을 분석하였으며, 비교군으로 사용된 일본 Asahi 사의 U-type glass에 비해 높은 Jsc 값을 나타내었다. 또한 외부양자효율을 측정함으로써 광확산 패턴에 의한 양자효율 변화를 확인 할 수 있었다.

• Proceedings of the KIEE Conference
• /
• 2007.10c
• /
• pp.207-208
• /
• 2007

높은 효율의 태양전지의 개발은 태양전지 상용화에 꼭 필요한 일이다. 고효율 태양전지 개발을 위해 태양전시 시뮬레이션 프로그램인 PC1D를 이용하여 현재 많이 사용되고 있는 p-n 접합형 실리콘 태양전지의 변환효율에 영향을 주는 요소들, 특히 웨이퍼 표면의 texturing과 doping 농도를 변화시켜 최적의 요건을 찾고자하였다. texture depth = 3um, texture angle=$80^{\circ}$, base의 비저항=$0.1{\ell}{\cdot}cm$, emitter doping 농도=$5e+18cm^{-3}$에서 20.37%의 고효율을 얻을 수 있다.

• Proceedings of the KIEE Conference
• /
• 1993.11a
• /
• pp.243-245
• /
• 1993

The negative curvature effect on the breakdown voltage of p-n junction, which may realize 1-D breakdown voltage due to the lower peak electric field at the junction, is proposed and verified by the fabrication of lateral diode on Silicon-on-Insulator (SOI) together with MEDICI simulation. The experimental and simulation results show good agreements with the theoretical expectation. The proposed method is effectively applicable to the lateral, especially on SOI, power devices.

• Journal of the Korean Institute of Telematics and Electronics A
• /
• v.29A no.8
• /
• pp.89-98
• /
• 1992

IIM(Implantation Into Metal) process usning Co silicides has been investigated to obtain ultra-shallow junctions less than 0.1$\mu$m. Rapid Thermal Annealing using halogen lamps was employed to form CoSi$_2$ and junctions simultaneously.. Resistivities of CoSi$_2$ were 13-17$\mu$ $\Omega$-cm. CoSi$_2$/p$^{+}$/Si and CoSi$_2$/n$^{+}$/Si junction were formed by diffusion of B and As, respectively, from Co film. It was found out that B and As were severely lost by the evaporation during high temperature annealing Therefore SiO$_2$ capping layers were introduced to prevent the evaporation of the implanted dopants from the films. Investigation of the behavior of dopants with respect to annealing time revealed that increasing the annealing time enhanced the diffusion of dopants into Si from CoSi$_2$.

• Proceedings of the Optical Society of Korea Conference
• /
• 2000.02a
• /
• pp.302-303
• /
• 2000

Edge emitting 레이저 다이오드의 전형적인 모양은 그림 1과 같다. 반도체 레이저는 다른 종류의 레이저에 비하여 체적이 매우 작으며 제조 단가가 저렴하고 대량생산이 용이할 뿐 아니라 수 mA의 전류만 흘리면 레이저가 되는 이점이 있으므로 광통신용 응용 외에도 바코드 리더, 비디오 디스크, 오디오 디스크, 레이저 프린터, 포인터 등에 폭넓게 이용된다. 하지만 다른 레이저들에 비하여 발산각이 큰 편인데 p-n 접합에 나란한 방향과 수직인 방향의 발산각은 각각 λ/w와 λ/l 로 타원모양을 갖게 된다$^{(1)}$ . LD의 발광 부분은 폭이 작으므로 일정한 높이에서 정확한 세기분포를 측정하기 위하여 그림 2와 같이 본 연구실에서 제작한 NSOM (Near-filed Scanning Optical Microscope) 구조를 이용한다$^{(2)}$ . (중략)

• Journal of the Korean Vacuum Society
• /
• v.4 no.S1
• /
• pp.13-20
• /
• 1995

As으로 in-situ 도핑된 폴리실리콘 막을 원하는 부위에만 선택적으로 증착시킬 수 있는 RTP-CVD 증착기술이 성공적으로 수행되었다. 막의 증착속도는 도핑량이 증차함에 따라 점차 감소하였으나 As의 양이 5ppm보다 커지자 급격히 감소하였다. 또한 증착속도는 As의 유량이 일정할 때, SiH2CI2 유량에 따라 직선적으로 변화하였다. As 도펀트의 농도는 막내부에 비해 폴리실리콘/실리콘기판의 계면과 표면에서 상대적으로 높게 나타났으며, 특히 증착온도가 낮을 때 As 도펀트의 농도는 더 높아짐을 알 수 있었다. 실리콘 표면에서 약 40-50nm 위치에서 도펀트의 농도천이가 급격히 일어났으며, 그 결과 RTP-CVD공정을 이용할 때 극히 얕고 일정한 깊이분포를 갖는 n+-p junctions were achieved and laterally uniform delineated junctions were also observed using RTP-CVD.

• Proceedings of the KIEE Conference
• /
• 2004.07c
• /
• pp.2131-2133
• /
• 2004

모세관 전기영동 및 전기화학적 검출 시스템을 마이크로 시스템에 적용하여 ITO 유리기판과 polydimethylsiloxane (PDMS)로 제작하였다. 제작된 모세관 전기영동 및 전기화학적 검출 시스템은 일회용으로 사용가능하며 전기화학적 검출에 아주 적합한 특성을 보인다. 모세관 전기영동 및 전기화학적 검출 시스템은 주입과 분리 채널 (80 ${\mu}m$ 폭 ${\sim}$ 40 ${\mu}m$ 깊이)을 가진 PDMS 층과 유리기판 위에 검출 전극으로 사용되는 ITO가 형성된 층으로 구성된다. PDMS 층과 ITO 유리 기판은 UV-$O_3$ cleaner를 사용하여 접합하였다. 완충용액은 10 mM 2-(N-morpholino)ethanesulfonic acid (MES)를 사용하였고 분석물질은 1 mM 농도의 dopamine과 1 mM 농도의 catechol을 사용하였다. 60 V/cm 전계로 주입 및 분리를 하였으며 작업전극과 기준전극 간의 전위는 +600 mV로 유지하며 분석물질의 농도에 비례하는 전류량법으로 측정하였다. 전기화학적 검출 회로는 천기영동 전계의 간섭으로부터 분리하였다. 10 mM MES 완충용액에서 바탕 전류의 크기가 ${\sim}$10 pA 일 때 측정전류 값은 10 nA이다. 측정된 피크 값은 기존의 Au 전극과 비교하여 선택성, 감도, 분해능이 유사한 특성을 보여준다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.11a
• /
• pp.81-82
• /
• 2006

SOI(Silicon-On-Insulator) MOSFET의 전기적 특성에 미치는 게이트 산화막과 계면준위 밀도의 관계를 조사하였다. 결함이 발생하지 않는 얕은 소스/드레인 접합을 형성하기 위하여 급속열처리를 이용한 고상확산방법으로 제작한 SOI MOSFET 소자는 급속열처리 과정에서 계면준위가 증가하여 소자의 특성이 열화된다. 이를 개선하기 위하여 $H_2/N_2$ 분위기에서 후속 열처리 공정을 함으로써 소자의 특성이 향상됨을 볼 수 있었다. 이와같이 급속열처리 공정과 $H_2/H_2$ 분위기에서의 후속 열처리 공정이 소자 특성에 미치는 영향을 분석하기 위하여 소자 시뮬레이션을 이용하여 게이트 산화막과 채널 사이의 계면준위 밀도를 분석하였다. 그 결과, n-MOSFET의 경우에는 acceptor-type trap, p-MOSFET의 경우에는 donor-type trap density가 소자특성에 큰 영향을 미치는 것을 확인하였다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.19 no.3
• /
• pp.576-583
• /
• 2018

Silicon carbide is considered to be a potentially useful material for high-temperature electronic devices, as its band gap is larger than that of silicon and the p-type and/or n-type conduction can be controlled by impurity doping. Particularly, porous n-type SiC ceramics fabricated from ${\beta}-SiC$ powder have been found to show a high thermoelectric conversion efficiency in the temperature region of $800^{\circ}C$ to $1000^{\circ}C$. For the application of SiC thermoelectric semiconductors, their figure of merit is an essential parameter, and high temperature (above $800^{\circ}C$) electrodes constitute an essential element. Generally, ceramics are not wetted by most conventional braze metals,. but alloying them with reactive additives can change their interfacial chemistries and promote both wetting and bonding. If a liquid is to wet a solid surface, the energy of the liquid-solid interface must be less than that of the solid, in which case there will be a driving force for the liquid to spread over the solid surface and to enter the capillary gaps. Consequently, using Ag with a relatively low melting point, the junction of the porous SiC semiconductor-Ag and/or its alloy-SiC and/or alumina substrate was studied. Ag-20Ti-20Cu filler metal showed promise as the high temperature electrode for SiC semiconductors.