• 제목/요약/키워드: p-AlGaN-gate

검색결과 13건 처리시간 0.017초

40nm InGaAs HEMT's with 65% Strained Channel Fabricated with Damage-Free $SiO_2/SiN_x$ Side-wall Gate Process

  • Kim, Dae-Hyun;Kim, Suk-Jin;Kim, Young-Ho;Kim, Sung-Wong;Seo, Kwang-Seok
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제3권1호
    • /
    • pp.27-32
    • /
    • 2003
  • Highly reproducible side-wall process for the fabrication of the fine gate length as small as 40nm was developed. This process was utilized to fabricate 40nm InGaAs HEMTs with the 65% strained channel. With the usage of the dual $SiO_2$ and $SiN_x$ dielectric layers and the proper selection of the etching gas, the final gate length (Lg) was insensitive to the process conditions such as the dielectric over-etching time. From the microwave measurement up to 40GHz, extrapolated fT and fmax as high as 371 and 345 GHz were obtained, respectively. We believe that the developed side-wall process would be directly applicable to finer gate fabrication, if the initial line length is lessened below the l00nm range.

고항복전압 MHEMT 전력소자 설계 (Simulation Design of MHEMT Power Devices with High Breakdown Voltages)

  • 손명식
    • 한국진공학회지
    • /
    • 제22권6호
    • /
    • pp.335-340
    • /
    • 2013
  • 본 논문은 InP 식각정지층을 갖는 MHEMT 소자의 항복전압을 증가시키기 위한 시뮬레이션 설계 논문이다. MHEMT 소자의 게이트 리세스 구조 및 채널 구조를 변경하여 시뮬레이션을 수행하였고 비교 분석하였다. MHEMT 소자의 드레인 측만을 완전히 제거한 비대칭 게이트 리세스 구조인 경우 $I_{dss}$ 전류가 90 mA에서 60 mA로 줄어들지만 항복 전압은 2 V에서 4 V로 증가함을 확인하였다. 이는 $Si_3N_4$ 보호층과 InAlAs 장벽층 사이의 계면에서 형성되는 전자-포획 음의 고정전하로 인해 채널층에서의 전자 공핍이 심화되어 나타나는 현상으로 이는 채널층의 전류를 감소시켜 충돌이온화를 적게 형성시켜 항복전압을 증가시킨다. 또한, 동일한 구조의 비대칭 게이트 리세스 구조에서 채널층을 InGaAs/InP 복합 채널로 바꾸어 설계한 구조에서는 항복전압이 5 V로 증가하였다. 이는 높은 드레인 전압에서 InP 층의 적은 충돌이온화와 이동도로 인해 전류가 더 감소했기 때문이다.

불순물 확산을 동시에 수행하는 수정된 직접접합방법으로 제작된 pn 접합 실리콘소자의 특성 (Characterization of Silicon Structures with pn-junctions Fabricated by Modified Direct Bonding Technique with Simultaneous Dopant Diffusion)

  • 김상철;김은동;김남균;방욱
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2001년도 하계학술대회 논문집
    • /
    • pp.828-831
    • /
    • 2001
  • A simple and versatile method of manufacturing semiconductor devices with pn-junctions used the silicon direct bonding technology with simultaneous impurity diffusion is suggested . Formation of p- or n- type layers was tried during the bonding procedure by attaching two wafers in the aqueous solutions of Al(NO$_3$)$_3$, Ga(NO$_3$)$_3$, HBO$_3$, or H$_3$PO$_4$. An essential improvement of bonding interface structural quality was detected and a model for the explanation is suggested. Diode, Dynistor, and BGGTO structures were fabricated and examined. Their switching characteristics are presented.

  • PDF