• 한국전기전자재료학회논문지
• /
• 제27권12호
• /
• pp.815-819
• /
• 2014

Aluminum nitride (AlN) thin film and TiN film as a buffer layer were deposited on INCONEL 600 substrate by reactive RF magnetron sputtering at room temperature(R.T.) under 25~75% $N_2/Ar$ atmosphere. The as-deposited AlN films at 25~50% $N_2/Ar$ showed a polycrystalline phase of hexagonal AlN, and an amorphous phase. The peak of AlN (002) plane, which was determinant on a performance of piezoelectric transducer, became strong with increasing the $N_2/Ar$ ratio. Any change in the preferential orientation of the as-deposited AlN films was not observed within our $N_2$ concentration range. The piezoelectric sensing properties of AlN module were performed using pressure-voltage measurement system. The output signal voltage of AlN module showed a linear behavior between 20~80 mV in 1~10 MPa range, and the pressure-sensing sensitivity was calculated as 3.6 mV/MPa.

• Nuclear Engineering and Technology
• /
• 제52권1호
• /
• pp.123-134
• /
• 2020

The interaction between UN and CdCl₂ in the LiCl-KCl molten eutectic was studied at 773 K. The reaction was controlled by sampling the melt, as well as by analysis of the resulting precipitate. The process was shown to proceed according to several parallel reactions. The summary reaction was determined to have two stages: a fast one and a slow one. The 19-53% UN → UCl₃ conversion was obtained for the molar ratio of CdCl₂/UN = 1.22-14.9. The rest of UN converts into the precipitate of complex composition (UNCl + U₂N₃ + U₄N₇ + UN₂). The increase in the CdCl₂/UN molar ratio from 1.22 to 14.9 resulted in the decrease in duration of the first "fast" stage of the process from 18 h to 1 h.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.124-124
• /
• 2000

다이아몬드에 버금가는 높은 경도뿐만 아니라 높은 화학적 안정성 및 열전도성 등 우수한 물리화학적 특성을 가진 입방정 질화붕소(cubic boron nitride)는 마찰.마모, 전자, 광학 등의 여러 분야에서의 산업적 응용이 크게 기대되는 재료이다. 특히 탄화물형성원소에 대해 안정하여 철계금속의 가공을 위한 공구재료로의 응용 또한 크게 기대된다. 이 때문에 각종의 PVD, CVD 공정을 이용하여 c-BN 박막의 합성에 대한 연구가 광범위하게 진행되어 많은 성공사례들이 보고되고 있다. 그러나 c-BN 박막의 유용성에도 불구하고 아직 실제적인 응용이 이루어지지 못한 것은 c-BN 박막의 증착직후 급격한 박리현상 때문이다. 본 연구에서는 평행자기장을 부가한 ME-ARE(Magnetically Enhanced Activated Reactive Evaporation)법을 이용한 c-BN 박막의 합성에서 적용한 증착공정 인자들의 변화에 따른 박리특성 고찰과 함께 다층박막화 및 제 3원소 혼입 방법을 적용하여 박리특성 향상 정도를 조사하였다. BN 박막합성은 전자총에 의해 증발된 보론과 (질소+아르곤) 플라즈마의 활성화반응증착(Activated Reactive Evaporation)에 의해 이루어졌다. 기존의 ARE 장치와 달리 열음극(got cathode)과 양극(anode) 사이에 평행자기장을 부가하여 플라즈마의 증대시켜 반응효율을 높였다. 합성실험용 모재로는 p-type으로 도핑된 (100) Si웨이퍼를 30$\times$40mmzmrl로 절단 후, 10%로 희석된 완충불산용액에 10분간 침적하여 표면의 산화층을 제거한 후 사용하였다. 박막실험실에서의 주요공정변수는 기판바이어스 전압, discharge 전류, Ar/N2가스유량비이었다. 합성된 박막의 결정성 분석을 FTIR을 이용하였으며, BN 박막의상 및 미세구조관찰을 위해 투과전자현미경(TEM;Philips EM400T) 분석을 병행하였고, 박막의 기계적 물성 평가를 위해 미소경도를 측정하였다. 박리특성의 고찰은 대기중에서의 자발적 박리가 일어나 90%이상의 박리가 진행된 시점까지의 시간을 측정하였고, 증착직후 박막의 잔류응력 변화와 연관하여 고찰해 보았다.

• 한국진공학회지
• /
• 제4권S2호
• /
• pp.100-105
• /
• 1995

Nitrogen implantation process has been applied for improvement of wear resistance of Zircaloy-4 fuel cladding materials. Nitrogen was implanted at 120keV to a total dose range of $1\times 10^{17}$ions/$\textrm{cm}^2$ to $1\times 10^{18}$ions/$\textrm{cm}^2$ at various temperatures between $270^{\circ}C$ and $671^{\circ}C$. The microstructure changes by nitrogen implantation were analyzed by XRD and AES and wear behavior was evaluated by performing ball-on-disc type wear testing at various loads and sliding velocities under unlubricated condition. Nitrogen implantation produced ZrNx nitride above $3\times 10^{17}$ions/$\textrm{cm}^2$ as well as heavy dislocations, which resluted in an increase in microhardness of the implanted surface of up to 1400 $H_k$ from 200 $H_k$ of unimplanted substrate. Hardness was also found to be increased with increasing implantation temperature up to 1760 $H_k$ at $620^{\circ}C$. The wear resistance was greatly improved as total ion dose and implantation temperature increased. The effective enhancement of wear resistance at high dose and temperature is believed to be due to the significant hardening associated with high degree of precipitation of Zr nitrides and generation of prismatic dislocation loops.

• Tribology and Lubricants
• /
• 제13권2호
• /
• pp.96-104
• /
• 1997

This paper was focused on the wear characteristics of ion-nitrided metal and with ion-nitride processing, which is basically concerned with the effects of carbon content in workpiece and added carbon content gas atmosphere on the best wear performance. Increased carbon content in workpiece increases compound layer thickness, but decreases diffusion layer thickness. On the other hand, a small optimal amount of carbon content in gas atmosphere increase compound layer thickness as well as diffusion layer thickness and hardness. Wear tests show that the compound layer of ion-nitrided metal reduces wear rate when the applied wear load is small. However, as the load becomes large, the existence of compound layer tends to increase wear rate. Compressive residual stress at the compound layer is the largest at the compound layer, and decreases as the depth from the surface increases. It is found in the analysis that under small applied load, the critical depth where voids and cracks may be created and propagated is located at the compound layer, so that the adhesive wear is created and the existence of compound layer reduces the amount of wear. When the load becomes large, the critical depth is located below the compound layer and delamination, which may explained by surface deformation, crack nucleation and propagation, is created and the existence of compound layer increases wear rate. For the compound layer, at added carbon contents of 0 percent and 0.5 at. percent, the $\varepsilon$ monophase is predominant. But at 0.7 at. percent added carbon, the $\varepsilon$ monophase formation tends to be severely inhibited and r' and $Fe_3C$ polyphase formation becomes dominant. This increased hard $\varepsilon$ phase layer was observed to be more beneficial in reducing friction and wear.

• 한국진공학회지
• /
• 제20권3호
• /
• pp.200-204
• /
• 2011

이 논문에서는 반도체의 기판으로 사용되는 Si(silicon)기판과 금속배선 물질인 Cu(copper)의 확산을 효과적으로 방지하기 위한 W(Tungsten)-C(Carbon)-N(Nitrogen) 확산방지막을 제시하였고, 시료 증착을 위하여 rf magnetron sputter를 사용하여 동일한 증착조건에서 질소(N)의 비율을 다르게 증착한 후 시료의 열적 안정성 측정을 위하여 상온에서 $800^{\circ}C$까지 각각 질소 분위기에서 30분간 열처리 과정을 실시하여 열적 손상을 인가하였다. 이후 Nanoindentation 기법을 이용하여 총 16 points에서 Elastic modulus와 Weibull distribution을 측정하였다. 그 결과 질화물질이 고온에서 물성변화가 적게 나타나는 것을 알 수 있었고, 온도변화에 따른 박막의 균일도와 결정성 또한 질화물질에서 더 안정적이었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.209-209
• /
• 2010

단위면적 당 메모리 집적도를 높이기 위해 플래시 기억소자의 크기를 줄일 때, 절연층 두께 감소에 의한 누설 전류의 발생, 단채널 효과 및 협폭 효과와 같은 문제 때문에 소자 크기의 축소가 한계에 도달하고 있다. 이러한 문제점들을 개선하기 위해 본 연구에서는 FinFET구조위에 Oxide-Nitride-Oxide (ONO) 층을 적층하여 2-비트 특성을 갖는 플래시 메모리 소자를 제안하였다. 소자의 작동전압을 크게 줄일 수 있으며 소자의 크기가 작아질 때 일어나는 단채널 효과의 문제점을 해결할 수 있는 FinFET 구조를 가진 기억소자에서 제어게이트를 제어게이트1과 제어게이트2로 나누어 독립적으로 쓰기 및 소거 동작하도록 하였다. 2-비트 동작을 위해 제어 게이트1의 게이트 절연막의 두께를 제어게이트2의 게이트 절연막의 두께보다 더 얇게 함으로써 두 제어게이트 사이의 coupling ratio를 다르게 하였다. 제어게이트1의 트랩층의 두께를 제어게이트2의 트랩층의 두께보다 크게 하여 제어게이트1의 트랩층에 더 많은 양의 전하가 포획될 수 있도록 하였다. 제안한 기억소자가 2-비트 동작하는 것을 확인 하기위하여 2차원 시뮬레이션툴인 MEDICI를 사용하여 제시한 FinFET 구조를 가진 기억소자의 전기적 특성을 시뮬레이션하였다. 시뮬레이션을 통해 얻은 2-비트에 대한 각 상태에서 각 전하 포획 층에 포획된 전하량의 비교를 통해서 coupling ratio 차이와 전하 포획층의 두께 차이로 인해 포획되는 전하량이 달라졌다. 각 상태에서 제어게이트에 읽기 전압을 인가하여 전류-전압 특성 곡선을 얻었으며, 각 상태에서의 문턱전압들이 잘 구분됨을 확인함으로써 제안한 FinFET 구조를 가진 플래시 메모리 소자가 셀 당 2-비트 동작됨을 알 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.109-109
• /
• 2010

$Er^{3+}$ ion shows a stable and efficient luminescence at 1.54mm due to its $^4I_{13/2}\;{\rightarrow}\;^4I_{15/2}$ intra-4f transition. As this corresponds to the low-loss window of silica-based optical fibers, Er-based light sources have become a mainstay of the long-distance telecom. In most telecom applications, $Er^{3+}$ ions are excited via resonant optical pumping. However, if nanocluster-Si (nc-Si) are co-doped with $Er^{3+}$, $Er^{3+}$ can be excited via energy transfer from excited electrical carriers in the nc-Si as well. This combines the broad, strong absorption band of nc-Si with narrow, stable emission spectra of $Er^{3+}$ to allow top-pumping with off-resonant, low-cost broadband light sources as well as electrical pumping. A widely used method to achieve nc-Si sensitization of $Er^{3+}$ is high-temperature annealing of Er-doped, non-stoichiometric amorphous thin film with excess Si (e.g.,silicon-rich silicon oxide(SRSO)) to precipitate nc-Si and optically activate $Er^{3+}$ at the same time. Unfortunately, such precipitation and growth of nc-Si into Er-doped oxide matrix can lead to $Er^{3+}$ clustering away from nc-Si at anneal temperatures much lower than ${\sim}1000^{\circ}C$ that is necessary for full optical activation of $Er^{3+}$ in $SiO_2$. Recently, silicon-rich silicon nitride (SRSN) was reported to be a promising alternative to SRSO that can overcome this problem of Er clustering. But as nc-Si formation and optical activation $Er^{3+}$ remain linked in Er-doped SRSN, it is not clear which mechanism is responsible for the observed improvement. In this paper, we report on investigating the effect of separating the nc-Si formation and $Er^{3+}$ activation by using hetero-multilayers that consist of nm-thin SRSO or SRSN sensitizing layers with Er-doped $SiO_2$ or $Si_3N_4$ luminescing layers.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.148-148
• /
• 2010

플래시 메모리로 대표되는 비휘발성 메모리는 IT 기술의 발달에 힘입어 급격한 성장세를 나타내고 있지만, 메모리 소자의 크기가 작아짐에 따라서 그 물리적 한계에 이르러 차세대 메모리에 대한 요구가 점차 높아지고 있는 실정이다. 따라서, 이러한 문제점에 대한 대안으로서 고속 동작 및 정보의 저장 시간을 향상 시킬 수 있는 nano-floating gate memory (NFGM)가 제안되었다. Nano-floating gate에서 사용되는 nanocrystal (NCs) 중에서 Si nanocrystal은 비휘발성 메모리뿐만 아니라 발광 소자 및 태양 전지 등의 매우 다양한 분야에 광범위하게 응용되고 있지만, NCs의 크기와 밀도를 제어하는 것이 가장 중요한 문제로 이를 해결하기 위해서 많은 연구가 진행되고 있다. 또한, 소자의 소형화가 이루어지면서 기존의 플래시 메모리 한계를 극복하기 위해서 터널베리어에 관한 관심이 크게 증가했다. 특히, 최근에 많은 주목을 받고 있는 개량형 터널베리어는 크게 VARIOT (VARIable Oxide Thickness) barrier와 CRESTED barrier의 두 가지 종류가 제안되어 있다. VARIOT의 경우에는 매우 얇은 두께의low-k/high-k/low-k 의 적층구조를 가지며, CRESTED barrier의 경우에는 반대의 적층구조를 가진다. 이와 같은 개량형 터널 베리어는 전계에 대한 터널링 전류의 감도를 증가시켜서 쓰기/지우기 특성을 향상시키며, 물리적인 절연막 두께의 증가로 인해 데이터 보존 시간의 향상을 달성할 수 있다. 본 연구에서는 박막의 $SiO_2$와 $Si_3N_4$를 적층한 VARIOT 타입의 개량형 터널 절연막 위에 전하 축적층으로 $SiN_x$층의 내부에 Si-NCs를 갖는 비휘발성 메모리 소자를 제작하였다. Si-NCs를 갖지 않는 $SiN_x$전하 축적층은 Si-NCs를 갖는 전하 축적층보다 더 작은 메모리 윈도우와 열화된 데이터 보존 특성을 나타내었다. 또한, Si-NCs의 크기가 감소됨에 따라 양자 구속 효과가 증가되어 느린 지우기 속도를 보였으나, 데이터 보존 특성이 크게 향상됨을 알 수 있었다. 그러므로, NFGM의 빠른 쓰기/지우기 속도와 데이터 보존 특성을 동시에 만족하기 위해서는 Si-NCs의 크기 조절이 매우 중요하며, NCs크기의 최적화를 통하여 고집적/고성능의 차세대 비휘발성 메모리에 적용될 수 있을 것이라 판단된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.180-180
• /
• 2010

Thin film transistors (TFTs) based on oxide semiconductors have emerged as a promising technology, particularly for active-matrix TFT-based backplanes. Currently, an amorphous oxide semiconductor, such as InGaZnO, has been adopted as the channel layer due to its higher electron mobility. However, accurate and repeatable control of this complex material in mass production is not easy. Therefore, simpler polycrystalline materials, such as ZnO and $SnO_2$, remain possible candidates as the channel layer. Inparticular, ZnO-based TFTs have attracted considerable attention, because of their superior properties that include wide bandgap (3.37eV), transparency, and high field effect mobility when compared with conventional amorphous silicon and polycrystalline silicon TFTs. There are some technical challenges to overcome to achieve manufacturability of ZnO-based TFTs. One of the problems, the stability of ZnO-based TFTs, is as yet unsolved since ZnO-based TFTs usually contain defects in the ZnO channel layer and deep level defects in the channel/dielectric interface that cause problems in device operation. The quality of the interface between the channel and dielectric plays a crucial role in transistor performance, and several insulators have been reported that reduce the number of defects in the channel and the interfacial charge trap defects. Additionally, ZnO TFTs using a high quality interface fabricated by a two step atomic layer deposition (ALD) process showed improvement in device performance In this study, we report the fabrication of high performance ZnO TFTs with a $Si_3N_4$ gate insulator treated using plasma. The interface treatment using electron cyclotron resonance (ECR) $O_2$ plasma improves the interface quality by lowering the interface trap density. This process can be easily adapted for industrial applications because the device structure and fabrication process in this paper are compatible with those of a-Si TFTs.