• 한국정보처리학회논문지
• /
• 제4권7호
• /
• pp.1851-1864
• /
• 1997

본 논문에서는 몇가지 규칙에 의해 ESOP(Exclusive-OR Sum-Of-Products) 함수를 간단화 하는 알고리즘을 제시하였다. 알고리즘은 두 개의 함수에 대한 곱항 변형 연산을 각 항의 상태에 따라 선택적으로 반복수행하여 간단화를 행하였다. 다치 입력 2치 다출력 함수를 최소화함으로써 입력 디코더를 이용하여 EXOR PLA를 입력의 최적화를 하였다. 4치 연산회로 함수에 본 알고리즘을 적용하여 EXOR형 논리회로를 설계하였고, 2bit 입력 디코더를 EXOR-PLA의 설계에 적용하였다. 컴퓨터 시뮬레이션(IBM PC 486 상에서 실행)을 통해 제시된 알고리즘을 여러가지 연산 회로에 적용한 결과, 함수의 입력 변수의 수와 관계없이 최소화가 가능하였고, 출력함수의 곱항수를 줄일 수 있음을 알 수 있었다.

• 한국정보처리학회논문지
• /
• 제7권12호
• /
• pp.3986-3994
• /
• 2000

다중 벡터감축처리는 벡터의 내적처리([C] =[A]$\bigodot$,$\square$ [B])에서 발생하며, 두 개의 입력포트를 갖는 파이프라인유니트에서 처리된다. 각각의 스칼라 결과값은 다중 벡터감축처리($\bigodot$)에서 요소들의 합병지연시간을 가져야 생성된다. 본 연구에서는 다중 감축처리에서 요소 합병지연시간이 제거되고, 감축처리($\bigodot$)로부터 스칼라 결과값들이 파이프라인($\square$) 입력시간과 거의 같게 생성될 수 있는 즉, 내적처리만을 위한 전용 체인 파이프라인 유니트 설계기법을 제안한다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제4권5호
• /
• pp.956-967
• /
• 2010

Rapid growth of internet applications has increased the importance of intrusion detection system (IDS) performance. String matching is the most computation-consuming task in IDS. In this paper, a new algorithm for multiple string matching is proposed. This proposed algorithm is based on the canonical Aho-Corasick algorithm and it utilizes a bidirectional and parallel processing structure to accelerate the matching speed. The proposed string matching algorithm was implemented and patched into Snort for experimental evaluation. Comparing with the canonical Aho-Corasick algorithm, the proposed algorithm has gained much improvement on the matching speed, especially in detecting multiple keywords within a long input text string.

• 정보처리학회논문지B
• /
• 제12B권4호
• /
• pp.507-512
• /
• 2005

휴대용 정보통신 단말기에서 한글 입력 방식은 단말기에 부착되어 있는 제한된 버튼만을 이용한다는 제약이 있다. 이 제약 조건 하에서 한글 모음을 편리하고 빠르게 입력할 수 있도록 8개의 기본 모음 집합으로부터 이중 모음을 조합하는 방식을 제안한다. 이 방식은 최대 2타로 모든 모음들이 조합될 수 있어서 신속한 입력이 가능하고, 이중 모음에 대해 사용자들이 익숙한 방법으로 조합될 수 있도록 2가지 이상의 조합 방식을 지원하여 사용자 편의성을 높였다 또한, 양성-음성 모음 간에 빈번하게 발생하는 입력 오류를 쉽게 수정할 수 있도록 양성 모음과 음성 모음이 추가 키 입력으로 전환되는 오류 수정 기능을 추가하였다. 기존의 모음 입력 방식들과 비교했을 때 제안한 방식이 입력의 신속성과 오류 수정의 용이성 등의 관점에서 매우 효율적임을 확인하였다.

• Journal of Communications and Networks
• /
• 제10권2호
• /
• pp.186-193
• /
• 2008

A two-hop multiple-input multiple-output (MIMO) relay network which comprises a multiple antenna source, an amplify-and-forward MIMO relay and many potential users are studied in this paper. Consider the achievable sum rate as the performance metric, a joint design method for the processing units of the BS and relay node is proposed. The optimal structures are given, which decompose the multiuser MIMO relay channel into several parallel single-input single-output relay channels. With these structures, the signal-to-noise ratio at the destination users is derived; and the power allocation is proved to be a convex problem. We also show that high sum rate can be achieved by pairing each link according to its magnitude. The sum rate of three broadcast strategies, time division multiple access (TDMA) to the strongest user, dirty paper coding (DPC), and beamforming (BF) are investigated. The sum rate bounds of these strategies and the sum capacity (achieved by DPC) gain over TDMA and BF are given. With these results, it can be easily obtained that how far away TDMA and BF are from being optimal in terms of the achievable sum rate.

• Journal of information and communication convergence engineering
• /
• 제18권1호
• /
• pp.1-7
• /
• 2020

This paper proposes a fast-processing and low-cost hardware multiple input multiple output (MIMO) channel emulator. The channel emulator is an important component of hardware-based simulation systems. The novelty of this work is the use of sharing and pipelining functions to reduce hardware resource utilization while maintaining a high sample rate. In our proposed emulator, the samples are created sequentially and interpolated to ensure the sample rate is equal to the base band rate. The proposed 4 × 4 MIMO requires low-cost hardware resource so that it can be implemented on a single field-programmable gate array (FPGA) chip. An implementation on Xilinx Virtex-7 VX980T was found to occupy 10.47% of the available configurable slice registers and 12.58% of the FPGA's slice lookup tables. The maximum frequency of the proposed emulator is 758.064 MHz, so up to 560 different paths can be processed simultaneously to generate 560 × 758 million × 2 × 32 bit complex-valued fading samples per second.

• ETRI Journal
• /
• 제26권5호
• /
• pp.375-383
• /
• 2004

This paper proposes a common interleaving method associated with independent channel-encoding among transmitter antenna branches in orthogonal frequency and code division multiplexing based on multiple-input multiple-output (MIMO) multiplexing to achieve an extremely high throughput such as 1 Gbps using a 100 MHz bandwidth. This paper also investigates the average packet error rate performance as a function of the average received signal energy per bit-to-background noise power spectrum density ratio $(E_b/N_0)$. We found that the loss in the required average received $E_b/N_0$ of the proposed method is only within approximately 0.3 dB in up to a 12-path Rayleigh fading channel, using 16QAM and Turbo coding with a coding rate of 5/6. We also clarify that even for a large fading correlation among antenna branches, 1 Gbps is still possible by increasing the transmission power. Therefore, the proposed method reduces the processing rate to 1/4 in the turbo decoder with only a slight loss in the required average received $E_b/N_0$.

• 전기학회논문지
• /
• 제66권6호
• /
• pp.955-961
• /
• 2017

In this paper, we propose a parallel approximate string matching algorithm with k-mismatches for multiple fixed-length patterns (PMASM) in DNA sequences. PMASM is developed from parallel single pattern approximate string matching algorithms to effectively calculate the Hamming distances for multiple patterns with a fixed-length. In the preprocessing phase of PMASM, all target patterns are binary encoded and stored into a look-up memory. With each input character from the input string, the Hamming distances between a substring and all patterns can be updated at the same time based on the binary encoding information in the look-up memory. Moreover, PMASM adopts graphics processing units (GPUs) to process the data computations in parallel. This paper presents three kinds of PMASM implementation methods in GPUs: thread PMASM, block-thread PMASM, and shared-mem PMASM methods. The shared-mem PMASM method gives an example to effectively make use of the GPU parallel capacity. Moreover, it also exploits special features of the CUDA (Compute Unified Device Architecture) memory structure to optimize the performance. In the experiments with DNA sequences, the proposed PMASM on GPU is 385, 77, and 64 times faster than the traditional naive algorithm, the shift-add algorithm and the single thread PMASM implementation on CPU. With the same NVIDIA GPU model, the performance of the proposed approach is enhanced up to 44% and 21%, compared with the naive, and the shift-add algorithms.

• 대한전자공학회논문지SP
• /
• 제41권2호
• /
• pp.51-64
• /
• 2004

본 논문은 다수의 지문 특징점 템플릿(fingerprint minutiae template)을 융합하여 하나의 슈퍼 템플릿(super-template)을 생성하는 새로운 알고리즘을 제안한다. 슈퍼 템플릿은 지문의 올바른 특징점 정보만으로 구성된 템플릿을 의미하는 것으로써 된 연구에서 제안하는 재귀적 베이지안 추정(recursive Bayesian estimation) 방법으로 특징점의 신뢰도를 추정하여 논은 신뢰도를 가지는 특징점만으로 슈퍼 템플릿을 생성한다. 본 논문에서는 지문 영상이 순차적으로 획득될 때, 나중에 획득된 지문 영상 특징점 정보에 재귀적 베이지안 추정 기법을 적용하여 먼저 획득된 영상의 특징점들에 대한 신뢰도를 추정한다. 적용된 재귀적 베이지안 추정 방법은 여러 영상에서 공통적으로 발견된 특징점에 대해 그 신뢰도를 증가시키는 반면, 다른 영상에서 발견되지 않는 특징점의 신뢰도는 감소시킨다. 같은 방법으로, 특징점의 타입(분기점과 단점)에 대한 신뢰도도 추정할 수 있다. 본 논문은 실험을 통해 제안한 알고리즘에 의한 슈퍼 템플릿이 인증 성능을 크게 향상시킬 수 있음을 보였다.

• 한국통신학회논문지
• /
• 제35권9C호
• /
• pp.735-742
• /
• 2010

본 논문에서는 다수의 송신 안테나와 수신 안테나를 갖는 RF 중계기를 위한 적응 간섭제거 알고리즘을 제안한다. 중계기에서 다수의 안테나를 사용하는 경우 송신 안테나와 수신 안테나간의 불완전한 격리로 인해 간섭이 발생하고, 궤환 간섭 경로는 MIMO (multi-input multi-output) 채널로 모델링된다. 이런 궤환 간섭을 제거하기 위해 적응 신호처리 기법에 기반하여 LMS (least mean square) 간섭제거 알고리즘과 RLS (recursive least squares) 간섭제거 알고리즘을 유도한다. 모의 실험을 통해 제안된 간섭 제거 알고리즘의 수렴 특성 및 정상 상태에서의 간섭 제거 성능을 비교한다.