• 전자공학회논문지A
• /
• 제32A권10호
• /
• pp.73-80
• /
• 1995

In this paper, a synthesis tool using matrix operations for designing multi-level Reed Muller circuits is described which has been named as MRM (Multi-level Reed Muller Minimizer). The synthesis method which uses matrix operations has advantages in effectively minimizing chip area, delay optimization and fault detection capability. However, it uses only truth-table type maps for inputs, synthesizing only small circuits. To overcome the weakness, our method accepts two-level description of a logic function. Since the number of cubes in the two-level description is small, the input matrix becomes small and large circuits can be synthesized. To convert two-level representations into multi-level ones, different input patterns are extracted to make a map which can be fed to the matrix operation procedure. Experimental results show better performance than previous methods. The matrix operation method presented in this paper is new to the society of Reed Muller circuits synthesis and provides solid mathematical foundations.

• Journal of applied mathematics & informatics
• /
• 제42권2호
• /
• pp.257-281
• /
• 2024

In real life, a decision-maker can assign multiple values for pairwise comparison with a certain confidence level. Studies incorporating multi-choice parameters in multi-criteria decision-making methods are lacking in the literature. So, In this work, an extension of the Best-Worst Method (BWM) with multi-choice pairwise comparisons and multi-choice confidence parameters has been proposed. This work incorporates an extension to the original BWM with multi-choice uncertainty and confidence level. The BWM presumes the Decision-Maker to be fully confident about preference criteria vectors best to others & others to worst. In the proposed work, we consider uncertainty by giving decision-makers freedom to have multiple choices for preference comparison and having a corresponding confidence degree for each choice. This adds one more parameter corresponding to the degree of confidence of each choice to the already existing MCDM, i.e. multi-choice BWM and yields acceptable results similar to other studies. Also, the consistency ratio remained low within the acceptable range. Two real-life case studies are presented to validate our study on proposed models.

• 전자공학회논문지A
• /
• 제29A권4호
• /
• pp.64-73
• /
• 1992

This paper presents the design of multi-level logic optimization algorithm and the development of the SMILE system based on the algorithm. Considering the fanin constraints in algorithmic level, SMILE performs global and local optimization in a predefined sequence using heuristic information. Designed under the Sogang Silicon Compiler design environment, SMILE takes the SLIF netlist or Berkeley equation formats obtained from high-level synthesis process, and generates the optimized circuits in the same format. Experimental results show that SMILE produces the promising results for some circuits from MCNC benchmarks, comparable to the popularly used multi-level logic optimization system, MIS.

• Journal of Power Electronics
• /
• 제15권5호
• /
• pp.1318-1328
• /
• 2015

The photovoltaic (PV) power conditioning system for small-scale applications has gained significant interest in the past few decades. However, the standalone mode of operation has been rarely approached. This paper presents a two-stage multi-level micro-inverter topology that considers the different operation modes. A multi-output flyback converter provides both the DC-Link voltage balancing for the multi-level inverter side and maximum power point tracking control in grid connection mode in the PV stage. A modified H-bridge multi-level inverter topology is included for the AC output stage. The multi-level inverter lowers the total harmonic distortion and overall ratings of the power semiconductor switches. The proposed micro-inverter topology can help to decrease the size and cost of the PV system. Transient analysis and controller design of this micro-inverter have been proposed for stand-alone and grid-connected modes. Finally, the system performance was verified using a 120 W hardware prototype.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2002년도 추계학술대회 논문집
• /
• pp.171-174
• /
• 2002

This paper deals with a novel method in order to analyze the harmonic characteristics in the multi-level inverter. Generally, the magnitude of harmonic components is different according to the carrier PWM techniques, modulation Index(Mi), and the level of multi-level inverter The previous papers analyzed the harmonic characteristics from the viewpoint of the space vector. Hence, the calculation of the harmonic vector becomes difficult and complex in 4-level or more than S-level. However, the proposed method of this paper reduced an amount of calculation and simplified the process of calculation by using the relationship between reference voltage and output phase voltage to load neutral. This paper analyzed the harmonic and it is applied to the multi-carrier PWM techniques in 5- level and other-level of cascaded inverter system.

• Journal of Power Electronics
• /
• 제13권2호
• /
• pp.296-303
• /
• 2013

This paper proposes a high efficiency three-phase cascaded phase shifted H-bridge multi-level inverter without DC/DC converters for grid-tied multi string photovoltaic (PV) applications. The cascaded H-bridge topology is suitable for PV applications since each PV module can act as a separate DC source for each cascaded H-bridge module. The proposed phase shifted H-bridge multi-level topology offers advantages such as operation at a lower switching frequency and a lower current ripple when compared to conventional two level topologies. It is also shown that low ripple sinusoidal current waveforms are generated with a unity power factor. The control algorithm permits the independent control of each DC link voltage with a maximum power point for each string of PV modules. The use of the controller area network (CAN) communication protocol for H-bridge multi-level inverters, along with localized PWM generation and PV voltage regulation are implemented. It is also shown that the expansion and modularization capabilities of the H-bridge modules are improved since the individual inverter modules operate more independently. The proposed topology is implemented for a three phase 240kW multi-level PV power conditioning system (PCS) which has 40kW H-bridge modules. The experimental results show that the proposed topology has good performance.

• 한국통신학회논문지
• /
• 제34권9C호
• /
• pp.880-886
• /
• 2009

메모리는 최근 많은 전자제품에 이용되면서 많은 연구자들이 메모리에 대한 연구를 진행하고 있다. 그중, 단위 면적당 저장용량을 증가하기 위한 많은 연구들이 진행되고 있는데, 단위 면적당 저장용량을 증가하기 위하여 메모리의 공정의 크기를 줄이는 연구 뿐 아니라, 최근에는 한 셀에 2비트 이상의 데이터를 저장 할 수 있는 멀티 레벨 셀 메모리의 연구가 진행되고 있다. 하지만, 한 셀에 멀티 비트를 저장하게 되면서 다양한 오류들로 인하여 저장된 데이터를 정확히 읽는 데 어려움이 많다. 본 논문에서는 멀티 레벨 셀 메모리의 오류의 요인을 분석하고 그에 대한 멀티 레벨 셀 메모리의 채널을 모델링 하였다.

• 전력전자학회논문지
• /
• 제12권3호
• /
• pp.234-240
• /
• 2007

본 논문에서는 비대칭 컨버터에 비하여 전력소자의 수를 감소하면서도, 고속 운전에 적합한 새로운 멀티레벨 인버터를 제안한다. 제안된 인버터는 기존의 비대칭 컨버터에 비하여 전력소자의 수를 감소시킬 수 있는 특징이 있으며, SRM의 감자구간에서 휠링되는 에너지와 전원에서 공급되는 에너지를 교차적으로 활용하는 방식을 적용함으로써, C-dump 인버터에 비해 커패시터의 정격전압을 낮출 수 있는 장점이 있다. 또한, 제안된 멀티레벨 인버터의 동작 모드는 비대칭 컨버터에 비하여, 충전 레벨의 전원을 정역으로 활용하여 빠른 여자(Excitation)와 감자(Demagnetization) 모드를 가지게 되므로, 제어의 활용성이 매우 높다. 따라서, SRM의 고속 운전에 필요한 여자전류의 빠른 확립을 통하여 응답시간을 개선시키며, 토크 발생구간을 확장시킬 수 있다. 제안된 멀티레벨 인버터 구동형 SRM의 운전특성은 시뮬레이션과 실험을 통해 검증하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제36권1호
• /
• pp.26-32
• /
• 2009

저장장치를 다단계로 구성하여 효율적으로 많은 사용자의 요청을 동시에 처리하는 다단계 저장장치의 활용은 점차 늘어나고 있다. 저장 장치가 다단계로 발전하여, 매우 많은 데이타를 효과적으로 처리할 수 있게 되었으나, 디스크에 접근하기 위한 단계가 늘어남으로써 성능이 저하되는 문제가 발생한다. 현재까지는 메모리와 프로세스에 비해 느린 디스크 접근 속도를 완충하기 위해 선반입 정책이 매우 효과적이었다. 그러나 기존의 선반입 기법은 대부분 다단계로 구성된 저장장치는 고려하지 않기 때문에 다단계 저장장치에서 기존의 선반입 기법을 사용할 경우 큰 성능향상을 기대 할 수 없다. 본 연구에서는 네트워크로 연결된 다단계 저장장치에서 상위 레벨의 선반입 기법에 의존하지 않는, 넓은 용도로 사용할 수 있는, Prefetching Strategy for Multi-level Storage system(PMS)라 칭하는 하위 레벨 선반입 기법을 제안하였다. 이는 시스템의 사용자, 어플리케이션 혹은 상위 시스템과 독립적으로 동작하기 때문에 단지 하위 시스템의 선반입 정책으로 적용함으로써 쉽게 높은 성능을 사용할 수 있다. 또한 PMS 정책의 성능을 측정하기 위해 본 연구에서는 실제 시스템을 정교하게 흉내 내는 시뮬레이터를 개발하여 널리 쓰이는 두가지 트레이스를 이용한 서로 다른 32가지의 실험을 하였고, 기존의 선반입 정책을 하위 레벨에 적용한 시스템에 비해 PMS 정책을 하위 레벨에 적용할 경우, 모든 경우에서 성능향상을 확인 할 수 있었고, 최대 35%, 평균 16.56%의 평균 응답시간이 좋아짐을 보였다.

• 한국정보과학회 언어공학연구회:학술대회논문집(한글 및 한국어 정보처리)
• /
• 한국정보과학회언어공학연구회 2018년도 제30회 한글 및 한국어 정보처리 학술대회
• /
• pp.259-262
• /
• 2018

기계독해의 목표는 기계가 주어진 문맥을 이해하고 문맥에 대한 질문에 대답할 수 있도록 하는 것이다. 본 논문에서는 Multi-level Attention에 정보를 효율적으로 융합 수 있는 Fusion 함수를 결합하고, Answer module에Stochastic multi-step answer를 적용하여 SQuAD dev 데이터 셋에서 EM=78.63%, F1=86.36%의 성능을 보였다.