• 한국통신학회논문지
• /
• 제23권4호
• /
• pp.1024-1034
• /
• 1998

정보통신망에서 사용하는 공개키 암호시스템은 대부분 지수 연산을 사용한다. 하지만, 암호시스템은 안전성을 고려한 큰 수의 지수 연산을 사용하기 때문에 많은 계산 량과 준비시간을 요구한다. 이러한 문제점을 해결하기 위하여 모듈러 감소 연산에서 Montgomery, Yang, Kawamura 등이 사전계산 방법, 중간계산, 그리고 테이블을 사용하는 방법을 제안하였으며, 지수 연산에서 Coster, Brickel, Lee 등이 addition chain, window, 그리고 고정된 수를 사용하는 경우 사전 계산을 하는 방법을 제안하였다. 본 논문에서는 sparse 소수를 사용한 모듈러 감소 연산 방법을 제안하고 지수연산시 계산 량을 줄이는 방법을 제안한다. 이는 이산대수 방식의 암호시스템에서 매우 효과적으로 적용할 수 있다.

• 한국군사과학기술학회지
• /
• 제2권1호
• /
• pp.159-169
• /
• 1999

최근 전산망의 트래픽을 제어하여 해킹방지를 위해 방화벽을 구축한다. 방화벽의 보안 서비스는 인증, 접근통제, 기밀성, 무결성 그리고 감사기록 이다. 사용자는 방화벽에 인증을 위하여 토큰을 사용한다. 토큰은 작은 배터리를 내장하므로 전력 용량이 한정된다. 본 논문은 TCP/IP를 이용하는 전산망의 해킹방지를 위한 경제적인 방화벽 토큰 설계 방법을 제안한다. 공개키 암호 시스템의 주요 연산이며, 토큰 전력 소모의 대부분을 차지하는 지수연산에 Sparse 소수를 이용한 고속 처리 방법을 제안한다. 제안한 방법은 지수연산에서 모듈러 연산 량을 감소시킴으로 토큰의 배터리 용량 또는 CPU 가격을 낮출 수 있다.

• 대한임베디드공학회논문지
• /
• 제7권2호
• /
• pp.79-84
• /
• 2012

Efficient arithmetic design is essential to implement error correcting codes and cryptographic applications over finite fields. This article presents an efficient $AB^2$ multiplier in GF($2^m$) using a polynomial representation. The proposed multiplier produces the result in m clock cycles with a propagation delay of two AND gates and two XOR gates using O($2^m$) area-time complexity. The proposed multiplier is highly modular, and consists of regular blocks of AND and XOR logic gates. Especially, exponentiation, inversion, and division are more efficiently implemented by applying $AB^2$ multiplication repeatedly rather than AB multiplication. As compared to related works, the proposed multiplier has lower area-time complexity, computational delay, and execution time and is well suited to VLSI implementation.

• 디지털산업정보학회논문지
• /
• 제16권2호
• /
• pp.1-9
• /
• 2020

Many cryptographic and error control coding algorithms rely on finite field GF(2m) arithmetic. Hardware implementation of these algorithms needs an efficient realization of finite field arithmetic operations. Finite field multiplication is complicated among the basic operations, and it is employed in field exponentiation and division operations. Various algorithms and architectures are proposed in the literature for hardware implementation of finite field multiplication to achieve a reduction in area and delay. In this paper, a low area and delay efficient semi-systolic multiplier over finite fields GF(2m) using the modified Montgomery modular multiplication (MMM) is presented. The least significant bit (LSB)-first multiplication and two-level parallel computing scheme are considered to improve the cell delay, latency, and area-time (AT) complexity. The proposed method has the features of regularity, modularity, and unidirectional data flow and offers a considerable improvement in AT complexity compared with related multipliers. The proposed multiplier can be used as a kernel circuit for exponentiation/division and multiplication.

• 정보처리학회논문지C
• /
• 제15C권6호
• /
• pp.507-512
• /
• 2008

최근 정보통신의 급속한 발달로 온라인 서비스에 기반을 둔 기업들이 많이 구축되고 있다. 이들 기업들은 개인정보를 수집하여 고객관리를하며 유료 서비스의 경우 결제정보를 요청하여 대금을 지불하는 방식을 취한다. 이와 같은 정보의 유통과 관리는 최근 큰 이슈가 되고 있으나 대부분의 기업들이 정보보호에 대한 인식이 부족한 현실이다. 실제로 국내 최대 오픈마켓에서 해킹으로 대량의 고객 개인정보가 노출되기도 했다. 따라서 본 논문에서는 고객관리를 위한 개인정보의 불법공격이나 해킹에 대비하기 위해 가장 보편화된 RSA 암호 알고리즘 부하를 줄이는 방법을 제안한다. 이때 부하를 줄이는 방법은 Binary NAF Method를 이용하여 RSA 핵심 연산인 모듈러 멱승 연산을 고속으로 처리할 수 있도록 설계하였고 기존 Binary Method와 Windows Method를 이용한 모듈러 멱승 알고리즘을 구현하여 비교 평가 하였다.

• 정보보호학회지
• /
• 제2권3호
• /
• pp.89-101
• /
• 1992

본 논문에서는 암호알고리듬 실현을 위해 요구되는계산량에 가장 큰 영향을 미치는 모듈러 지수(modular exponentiation)에 관한 여러가지 연산알고리듬을 분석 및 제시하고 그 예를 보인다. 본 논문에서 소개되는 연산알고리듬은 $X^n$(mod p)를 계산하기 위한 대표적 방식인 이진방식(binary method), 그리고 고리(chain)를 이용하는 파워트리 방식(power tree method)및 가산고리방식(addition chain method)등을 포함한다.

• 한국통신학회논문지
• /
• 제29권12C호
• /
• pp.1739-1747
• /
• 2004

본 논문에서는 RSA 공개키 암호화 알고리즘을 위한 효율적인 Radix-4 시스톨릭 VLSI 아키텍쳐를 제안하였다. 모듈러 곱셈 알고리즘의 이터레이션 단순화와 효율적인 시스톨릭 매핑으로 제안된 구조는 n-비트 모듈러 멱승 연산을 n$^{2}$ 클럭 싸이클에 수행한다. 각 지수 처리 단계에서 두 개의 모듈러 곱셈, M$_{i}$와 P$_{i}$는 중첩되어 연산되며 따라서 제안된 하드웨어의 이용도(hardware utilization)는 100%이다. 또한 RSA 암호화를 위한 총 모듈러 곱셈의 횟수를 줄이기 위하여 지수를 Radix-4 SD(Signed Digit) 수체계를 이용하여 인코딩하였다. 이로 인하여 지수의 NZ(non-zero) 디지트가 약 20% 감소되어 성능이 향상되었다. 기존의 방법들과 비교하였을 때, 제안된 구조는 비교적 적은 하드웨어를 사용하여 우수한 성능을 보였으며 개선된 Montgomery 알고리즘을 바탕으로 한 제안된 구조는 지역성, 규칙성, 확장성 등으로 VLSI 구현에 적합하다.

• 정보보호학회논문지
• /
• 제9권1호
• /
• pp.135-146
• /
• 1999

공개 키 암호 시스템에서의 주 연산은 멱승 연산이며 이는 모듈라 곱셈의 반복으로 이루어져 있다. 본 논문에서는 고속 모듈라 곱셈을 위해 Montgomery 알고리듬에 기반한 선형 시스토릭 어레이 곱셈기를 제안하고 이를 설계하였다. 제안 곱셈기는 각 처리기 내부 구조를 간소화할 수 있어 기존 곱셈기에 비해 하드웨어 설계에 필요한 논리 게이트를 약 14%정도 줄일 수 있을 뿐만 아니라 모듈라 곱셈 속도를 약 20%정도 감소시킬 수 있다.

• 대한임베디드공학회논문지
• /
• 제12권1호
• /
• pp.11-18
• /
• 2017

Finite field arithmetic has been extensively used in error correcting codes and cryptography. Low-complexity and high-speed designs for finite field arithmetic are needed to meet the demands of wider bandwidth, better security and higher portability for personal communication device. In particular, cryptosystems in GF($2^m$) usually require computing exponentiation, division, and multiplicative inverse, which are very costly operations. These operations can be performed by computing modular AB multiplications or modular $AB^2$ multiplications. To compute these time-consuming operations, using $AB^2$ multiplications is more efficient than AB multiplications. Thus, there are needs for an efficient $AB^2$ multiplier architecture. In this paper, we propose a low latency Montgomery $AB^2$ multiplier using redundant representation over GF($2^m$). The proposed $AB^2$ multiplier has less space and time complexities compared to related multipliers. As compared to the corresponding existing structures, the proposed $AB^2$ multiplier saves at least 18% area, 50% time, and 59% area-time (AT) complexity. Accordingly, it is well suited for VLSI implementation and can be easily applied as a basic component for computing complex operations over finite field, such as exponentiation, division, and multiplicative inverse.

• 한국산업정보학회논문지
• /
• 제9권1호
• /
• pp.43-48
• /
• 2004

본 논문에서는 GF(2m)상에서 Linear Feedback Shift Register 구조기반의 새로운 구조를 제안한다. 먼저 모듈러 곱셈기와 제곱기를 제안하고, 이를 기반으로 곱셈과 제곱을 동시에 수행할 수 있는 구조를 설계한다. 제안된 구조는 기약다항식으로 모든 계수가 1인 속성의 All One Polynomial 을 이용한다. 제안된 구조는 구조복잡도면에서 기존의 구조들보다 훨씬 효율적이다. 제안된 곱셈기는 공개키 암호의 핵심이 되는 지수기의 구현을 위한 효율적인 기본구조로 사용될 수 있다.