• 제목/요약/키워드: metal/semiconductor interface

검색결과 166건 처리시간 0.028초

하이브리드 필러를 함유한 에폭시 복합체의 열적 특성 연구 (A Study on Thermal Properties of Epoxy Composites with Hybrid Fillers)

  • 이승민;노호균;이상현
    • 마이크로전자및패키징학회지
    • /
    • 제26권4호
    • /
    • pp.33-37
    • /
    • 2019
  • 본 연구는 에폭시 내 Cu, h-BN 및 GO 분말을 포함한 이종의 필러를 활용하여 점진적인 열적 특성을 구현하였다. 단일 복합체 내에서 상대적으로 무거운 Cu 및 h-BN 분말은 하부 층에 주로 존재하는 반면, 가벼운 GO 분말은 복합체의 상부층에 분산되었다. 이종 필러를 함유한 GO/h-BN (GO/Cu) 에폭시 복합체의 열전도도는 0.55(0.52) W/m·K에서 2.82(1.37) W/m·K로 점진적으로 증가했다. 반대로 열팽창 계수는 GO/Cu와 GO/h-BN 에폭시 복합체 내에서 51 ppm/℃에서 23 ppm/℃으로, 57 ppm/℃에서 32 ppm/℃으로 각각 감소되었다. 이러한 복합체 내의 열적 특성의 변화는 열전도도, 형태 및 필러의 비중에 따른 분포를 포함하여 필러의 고유한 물성에 의해 발생한다. 서로 다른 물성을 가진 필러 물질을 동일한 매트릭스 내에 도입을 통한 점진적 열적 특성의 구현은 반도체/플라스틱, 금속/플라스틱, 반도체/금속 등의 이종 구조로 이루어진 계면에서 효과적인 열전달을 위한 계면소재로서 유용할 것이다.

다공질 SiC 반도체와 Ag계 합금의 접합 (Junction of Porous SiC Semiconductor and Ag Alloy)

  • 배철훈
    • 한국산학기술학회논문지
    • /
    • 제19권3호
    • /
    • pp.576-583
    • /
    • 2018
  • 탄화규소는 실리콘과 비교시 큰 에너지 밴드 갭을 갖고, 불순물 도핑에 의해 p형 및 n형 전도의 제어가 용이해서 고온용 전자부품 소재로 활용이 가능한 재료이다. 특히 ${\beta}$-SiC 분말로부터 제조한 다공질 n형 SiC 세라믹스의 경우, $800{\sim}1000^{\circ}C$에서 높은 열전 변환 효율을 나타내었다. SiC 열전 변환 반도체를 응용하기 위해서는 변환 성능지수도 중요하지만 $800^{\circ}C$ 이상에서 사용할 수 있는 고온용 금속전극 또한 필수적이다. 일반적으로 세라믹스는 대부분의 보편적인 용접용 금속과는 우수한 젖음을 갖지 못 하지만, 활성 첨가물을 고용시킨 합금의 경우, 계면 화학종들의 변화가 가능해서 젖음과 결합의 정도를 증진시킬 수 있다. 액체가 고체 표면을 적시면 액체-고체간 접합면의 에너지는 고체의 표면에너지 보다 작아지고 그 결과 액체가 고체 표면에서 넓게 퍼지면서 모세 틈새로 침투할 수 있는 구동력을 갖게 된다. 따라서 본 연구에서는 비교적 낮은 융점을 갖는 Ag를 이용해서 다공질 SiC 반도체 / Ag 및 Ag 합금 / SiC 및 알루미나 기판간의 접합에 대해 연구하였고, Ag-20Ti-20Cu 필러 메탈의 경우 SiC 반도체의 고온용 전극으로 적용 가능할 것으로 나타났다.

불순물을 주입한 텅스텐(W) 박막의 확산방지 특성과 박막의 물성 특성연구 (Characteristics and Physical Property of Tungsten(W) Related Diffusion Barrier Added Impurities)

  • 김수인;이창우
    • 한국진공학회지
    • /
    • 제17권6호
    • /
    • pp.518-522
    • /
    • 2008
  • 반도체 집적도의 비약적인 발전으로 박막은 더욱 다층화 되고 선폭은 더욱 미세화가 진행되었다. 이러한 악조건에서 소자의 집적도를 계속 향상시키기 위하여 많은 연구가 진행되고 있다. 특히 소자 집적도 향상으로 금속 배선 공정에서는 선폭의 미세화와 배선 길이 증가로 인한 RC지연이 발생하게 되었다. 이를 방지하기 위하여 Al보다 비저항이 작은 Cu를 배선물질로 사용하여야 하며, 또한 일부 공정에서는 이미 사용하고 있다. 그러나 Cu를 금속배선으로 사용하기 위해 해결해야 할 가장 큰 문제점은 저온에서 쉽게 Si기판과 반응하는 문제이다. 현재까지 본 실험실에서는 tungsten (W)을 주 물질로 W-C-N (tungsten- carbon - nitrogen) 확산방지막을 증착하여 연구를 하였으며, $\beta$-ray, XRD, XPS 분석을 통하여 고온에서도 Cu의 확산을 효과적으로 방지한다는 연구 결과를 얻었다. 이 연구에서는 기존 연구에 추가적으로 W-C-N 확산방지막의 표면을 Nano-Indenter System을 이용하여 확산방지막 표면강도 변화를 분석하여 확산방지막의 물성 특성을 연구하였다. 이러한 연구를 통하여 박막내 불순물인 질소가 포함된 박막이 고온 열처리 과정에서 보다 안정적인 표면강도 변화를 나타내는 연구 결과를 얻었으며, 이로부터 박막의 물성 분석을 실시하였다.

유기 금속 화학 증착법(MOCVD)의 희석된 SiH4을 활용한 Si-Doped β-Ga2O3 에피 성장 (Growth of Si-Doped β-Ga2O3 Epi-Layer by Metal Organic Chemical Vapor Deposition U sing Diluted SiH4)

  • 김형윤;김선재;천현우;이재형;전대우;박지현
    • 한국재료학회지
    • /
    • 제33권12호
    • /
    • pp.525-529
    • /
    • 2023
  • β-Ga2O3 has become the focus of considerable attention as an ultra-wide bandgap semiconductor following the successful development of bulk single crystals using the melt growth method. Accordingly, homoepitaxy studies, where the interface between the substrate and the epilayer is not problematic, have become mainstream and many results have been published. However, because the cost of homo-substrates is high, research is still mainly at the laboratory level and has not yet been scaled up to commercialization. To overcome this problem, many researchers are trying to grow high quality Ga2O3 epilayers on hetero-substrates. We used diluted SiH4 gas to control the doping concentration during the heteroepitaxial growth of β-Ga2O3 on c-plane sapphire using metal organic chemical vapor deposition (MOCVD). Despite the high level of defect density inside the grown β-Ga2O3 epilayer due to the aggregation of random rotated domains, the carrier concentration could be controlled from 1 × 1019 to 1 × 1016 cm-3 by diluting the SiH4 gas concentration. This study indicates that β-Ga2O3 hetero-epitaxy has similar potential to homo-epitaxy and is expected to accelerate the commercialization of β-Ga2O3 applications with the advantage of low substrate cost.

Effect of RTA Treatment on $LiNbO_3$ MFS Memory Capacitors

  • Park, Seok-Won;Park, Yu-Shin;Lim, Dong-Gun;Moon, Sang-Il;Kim, Sung-Hoon;Jang, Bum-Sik;Junsin Yi
    • The Korean Journal of Ceramics
    • /
    • 제6권2호
    • /
    • pp.138-142
    • /
    • 2000
  • Thin film $LiNbO_3$MFS (metal-ferroelectric-semiconductor) capacitor showed improved characteristics such as low interface trap density, low interaction with Si substrate, and large remanent polarization. This paper reports ferroelectric $LiNbO_3$thin films grown directly on p-type Si (100) substrates by 13.56 MHz RF magnetron sputtering system for FRAM (ferroelectric random access memory) applications. RTA (rapid thermal anneal) treatment was performed for as-deposited films in an oxygen atmosphere at $600^{\circ}C$ for 60sec. We learned from X-ray diffraction that the RTA treated films were changed from amorphous to poly-crystalline $LiNbO_3$which exhibited (012), (015), (022), and (023) plane. Low temperature film growth and post RTA treatments improved the leakage current of $LiNbO_3$films while keeping other properties almost as same as high substrate temperature grown samples. The leakage current density of $LiNbO_3$films decreased from $10^{-5}$ to $10^{-7}$A/$\textrm{cm}^2$ after RTA treatment. Breakdown electric field of the films exhibited higher than 500 kV/cm. C-V curves showed the clockwise hysteresis which represents ferroelectric switching characteristics. Calculated dielectric constant of thin film $LiNbO_3$illustrated as high as 27.9. From ferroelectric measurement, the remanent polarization and coercive field were achieved as 1.37 $\muC/\textrm{cm}^2$ and 170 kV/cm, respectively.

  • PDF

다양한 매질내의 손실특성 개선을 위한 크로스바 구조의 대칭 결합선로에 대한 해석 (Analysis of Symmetric Coupled Line with Crossbar Embedded Structure for Improved Attenuation Characteristics on the Various Lossy Media)

  • 김윤석
    • 대한전자공학회논문지TC
    • /
    • 제47권8호
    • /
    • pp.61-67
    • /
    • 2010
  • 일반적으로 MIS(도체-부도체-반도체)의 다층 구조로 이루어진 대칭 결합선로에 대한 해석 절차는 모드(even and odd) 해석에 기초한 특성임피던스와 전파상수를 추출함으로서 단층의 결합선로 해석 절차와 동일하다. 본 논문에서는 손실매질의 다층구조로 이루어진 마이크로 스트립선로의 손실특성의 개선을 위한 새로운 구조를 제안한다. MIS 구조로 된 전송선로의 Si와 SiO2층 사이에 0전위를 가진 도체를 일정한 간격의 주기적인 배열로 고안된 새로운 모델의 MIS구조에 대한 유한차분법을 이용한 해석방법이 사용된다. 특히 전송선로에 대한 유전체의 영향을 줄이기 위하여 0전위를 가진 주기적인 결합의 도체로 이루어진 구조가 시간영역의 신호를 통해 시험된다. 다양한 손실률을 가진 불완전 유전체에 따른 주파수 의존적인 추출된 전송선로 파라미터와 등가회로 파라미터가 주파수 함수로서 나타내진다. 특히 본 논문에서 제안한 새로운 구조의 불완전 유전체에 대한 전송선로 파라미터가 주파수 함수로 구해진다.

Improvement Performance of Graphene-MoS2 Barristor treated by 3-aminopropyltriethoxysilane (APTES)

  • 오애리;심재우;박진홍
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
    • /
    • pp.291.1-291.1
    • /
    • 2016
  • Graphene by one of the two-dimensional (2D) materials has been focused on electronic applications due to its ultrahigh carrier mobility, outstanding thermal conductivity and superior optical properties. Although graphene has many remarkable properties, graphene devices have low on/off current ratio due to its zero bandgap. Despite considerable efforts to open its bandgap, it's hard to obtain appropriate improvements. To solve this problem, heterojunction barristor was proposed based on graphene. Mostly, this heterojunction barristor is made by transition metal dichalcogenides (TMDs), such as molybdenum disulfide ($MoS_2$) and tungsten diselenide ($WSe_2$), which have extremely thickness scalability of TMDs. The heterojunction barristor has the advantage of controlling graphene's Fermi level by applying gate bias, resulting in barrier height modulation between graphene interface and semiconductor. However, charged impurities between graphene and $SiO_2$ cause unexpected p-type doping of graphene. The graphene's Fermi level modulation is expected to be reduced due to this p-doping effect. Charged impurities make carrier mobility in graphene reduced and modulation of graphene's Fermi level limited. In this paper, we investigated theoretically and experimentally a relevance between graphene's Fermi level and p-type doping. Theoretically, when Fermi level is placed at the Dirac point, larger graphene's Fermi level modulation was calculated between -20 V and +20 V of $V_{GS}$. On the contrary, graphene's Fermi level modulation was 0.11 eV when Fermi level is far away from the Dirac point in the same range. Then, we produced two types heterojunction barristors which made by p-type doped graphene and graphene treated 2.4% APTES, respectively. On/off current ratio (32-fold) of graphene treated 2.4% APTES was improved in comparison with p-type doped graphene.

  • PDF

ZrO2 완충층과 SBT 박막의 열처리 과정이 SrBi2Ta2O9/ZrO2/Si 구조의 계면 상태 및 강유전 특성에 미치는 영향 (The Effect of the Heat Treatment of the ZrO2 Buffer Layer and SBT Thin Film on Interfacial Conditions and Ferroelectric Properties of the SrBi2Ta2O9/ZrO2/Si Structure)

  • 오영훈;박철호;손영구
    • 한국세라믹학회지
    • /
    • 제42권9호
    • /
    • pp.624-630
    • /
    • 2005
  • To investigate the possibility of the $ZrO_2$ buffer layer as the insulator for the Metal-Ferroelectric-Insulator-semiconductor (MFIS) structure, $ZrO_2$ and $SrBi_2Ta_2O_9$ (SBT) thin films were deposited on the P-type Si(111) wafer by the R.F. magnetron-sputtering method. According to the process with and without the post-annealing of the $ZrO_2$ buffer layer and SBT thin film, the diffusion amount of Sr, Bi, Ta elements show slight difference through the Glow Discharge Spectrometer (GDS) analysis. From X-ray Photoelectron Spectroscopy (XPS) results, we could confirm that the post-annealing process affects the chemical binding condition of the interface between the $ZrO_2$ thin film and the Si substrate. Compared to the MFIS structure without the post-annealing of the $ZrO_2$ buffer layer, memory window value of MFlS structure with post-annealing of the $ZrO_2$ buffer layer were considerably improved. The window memory of the Pt/SBT (260 nm, $800^{\circ}C)/ZrO_2$ (20 nm) structure increases from 0.75 to 2.2 V under the applied voltage of 9 V after post-annealing.

MOS 소자의 대체 게이트 산화막으로써 $HfO_{2}/HfSi_{x}O_{y}$ 의 구조 및 전기적 특성 분석 (Structural and electrical characterizations of $HfO_{2}/HfSi_{x}O_{y}$ as alternative gate dielectrics in MOS devices)

  • 강혁수;노용한
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2001년도 하계학술대회 논문집
    • /
    • pp.45-49
    • /
    • 2001
  • We have investigated physical and electrical properties of the Hf $O_2$/HfS $i_{x}$/ $O_{y}$ thin film for alternative gate dielectrics in the metal-oxide-semiconductor device. The oxidation of Hf deposited directly on the Si substrate results in the H $f_{x}$/ $O_{y}$ interfacial layer and the high-k Hf $O_2$film simultaneously. Interestingly, the post-oxidation N2 annealing of the H102/H1Si70y thin films reduces(increases) the thickness of an amorphous HfS $i_{x}$/ $O_{y}$ layer(Hf $O_2$ layer). This phenomenon causes the increase of the effective dielectric constant, while maintaining the excellent interfacial properties. The hysteresis window in C-V curves and the midgap interface state density( $D_{itm}$) of Hf $O_2$/HfS $i_{x}$/ $O_{y}$ thin films less than 10 mV and ~3$\times$10$^{11}$ c $m^{-2}$ -eV without post-metallization annealing, respectively. The leakage current was also low (1$\times$10-s A/c $m^2$ at $V_{g}$ = +2 V). It is believed that these excellent results were obtained due to existence of the amorphous HfS $i_{x}$/ $O_{y}$ buffer layer. We also investigated the charge trapping characteristics using Fowler-Nordheim electron injection: We found that the degradation of Hf $O_2$/HfS $i_{x}$/ $O_{y}$ gate oxides is more severe when electrons were injected from the gate electrode.e electrode.e.e electrode.e.

  • PDF

$LiNbO_3$ 강유전체 박막을 이용한 MFS 커패시터의 게이트 전극 변화에 따른 특성 (Properties of MFS capacitors with various gate electrodes using $LiNbO_3$ferroelectric thin film)

  • 정순원;김광호
    • 한국진공학회지
    • /
    • 제11권4호
    • /
    • pp.230-234
    • /
    • 2002
  • 고온 급속 열처리를 행한 $LiNbO_3Si$/(100) 구조를 가지고 여러 가지 전극을 사용하여 금속/강유전체/반도체 커패시터를 제작하였으며, 제작한 커패시터의 비휘발성 메모리 응용 가능성을 확인하였다. MFS 커패시터의 C-V 특성 곡선에서는 LiNbO$_3$박막의 강유전성으로 인한 히스테리시스 특성이 관측되었으며, 1 MHz C-V 특성 곡선의 축적 영역에서 산출한 비유전율은 약 25 이었다. Pt 전극을 사용하여 제작한 커패시터에서는 인가 전계 500 kV/cm 범위에서 $1\times10^{-8}$ A/cm 이하의 우수한 누설전류 특성이 나타났다. midgap 부근에서의 계면 준위 밀도는 약 $10^{11}\textrm{cm}^2$.eV 이었으며, 잔류분극 값은 약 1.2 $\muC/\textrm{cm}^2$ 였다. Pt 전극과 A1 전극 모두 500 kHz 주파수의 바이폴러 펄스를 인가하면서 측정한 피로 특성에서 $10^{10}$ cycle 까지 측정된 잔류 분극 값이 초기 값과 같았다.