• 대한전자공학회논문지SD
• /
• 제45권9호
• /
• pp.41-49
• /
• 2008

본 논문에서는 EPCglobal Class-1 Generation-2 UHF RFID 1.1.0 프로토콜에 따른 수동형 UHF대역 RFID 태그 IC의 제어부를 설계한다. 제어부는 PIE 부, CRC5/CRC16, Slot Counter, Random Number Generator, Main Control 부, Encoder, Memory Interface로 나누어 Verilog HDL을 이용하여 설계하고 시뮬레이션을 하였다. 제어부 전체 동작에 대한 시뮬레이션 결과 7개 상태에서 11개의 명령어들이 올바르게 동작함을 확인하였다. 또한, 제어부의 설계를 Synopsys Design Compiler와 Apollo를 이용하여 Magnachip 0.25$\mu$m 공정 라이브러리를 통해 레이아웃을 하였고 총 36,230개의 게이트가 사용되었다.

• 한국컴퓨터산업학회논문지
• /
• 제7권5호
• /
• pp.545-554
• /
• 2006

RFID는 정보통신 외에 물류, 유통, 교통, 환경 등 다양한 분야에 적용될 수 있기에 유비쿼터스 시대에 없어서는 안 되는 기술로 각광받고 있다. 하지만 최근들어 RFID 보안의 무제가 거론되고 있어서 RFID의 정보보가 필요하게 되었다. 본 논문에서는 RFID 태그에 얼굴 생체 특징 정보를 효율적으로 저장하여 인증성을 보장하고 개인의 정보를 보호할 수 있는 알고리즘을 제안한다. 데이터양이 많은 생체 특징 정보를 개선된 선형판별 분석방법을 이용하여 특징 정보 차원을 감소시킴으로써 데이터양을 효과적으로 줄여 RFID 태그의 적은 메모리 영역내에 특징 정보를 저장하였다. 실험결과 사용자 인증율이 92%를 보였으며, 출입통제 시스템 및 전자 신분증 등에 활용 가능한 시스템으로 적용 가능할 것으로 보인다.

• 한국정보컨버전스학회:학술대회논문집
• /
• 한국정보컨버전스학회 2008년도 International conference on information convergence
• /
• pp.47-52
• /
• 2008

A radio-frequency identification(RFID) tag is a small, inexpensive microchip that emits an identifier in response to a query from a nearby reader. The price of these tags promises to drop to the range of $0.05 per unit in the next several years, offering a viable and powerful replacement for barcodes. The challenge in providing security for low-cost RFID tags is that they are computationally weak devices, unable to perform even basic symmetric-key cryptographic operations. Security researchers often therefore assume that good privacy protection in RFID tags is unattainable. In this paper, we explore a notion of minimalist cryptography suitable for RFID tags. We consider the type of security obtainable in RFID devices with a small amount of rewritable memory, but very limited computing capability. Our aim is to show that standard cryptography is not necessary as a starting point for improving security of very weak RFID devices. Our contribution is threefold: 1. We propose a new formal security model for authentication and privacy in RFID tags. This model takes into account the natural computational limitations and the likely attack scenarios for RFID tags in real-world settings. It represents a useful divergence from standard cryptographic security modeling, and thus a new view of practical formalization of minimal security requirements for low-cost RFID-tag security. 2. We describe protocol that provably achieves the properties of authentication and privacy in RFID tags in our proposed model, and in a good practical sense. Our proposed protocol involves no computationally intensive cryptographic operations, and relatively little storage. 3. Of particular practical interest, we describe some reduced-functionality variants of our protocol. We show, for instance, how static pseudonyms may considerably enhance security against eavesdropping in low-cost RFID tags. Our most basic static-pseudonym proposals require virtually no increase in existing RFID tag resources.

• 한국정보통신학회논문지
• /
• 제12권1호
• /
• pp.130-136
• /
• 2008

본 논문에서는 $UHF(860{\sim}960MHz)$ 대역 RFTD 태그(tag) 칩을 위한 저전력 고성능 아날로그 회로를 설계하였다. 설계된 아날로그 front-end 블록은 국제표준인 ISO/IEC 18000-6C(EPCglobal class1 generation2) 표준규격을 따르며, 성능테스트를 위한 메모리 블록을 포함하고 있다. 모든 회로를 1V에서 동작하도록 하여 세부 회로들의 전력소모를 최소화하였으며, 보다 정확한 복조를 위해 전류모드 슈미트 트리거를 포함한 ASK 복조기를 제안하였다. 제안된 복조기는 0.014% 복조오차를 갖는다. 설계된 회로를 0.18um CMOS 공정 변수를 이용하여 모의실험 한 결과 최소 $0.2V_{peak}$ 입력으로 동작 가능하며, 1V 전원전압에서 $2.63{\mu}A$의 전류소모를 갖는다. 칩 면적은 $0.12mm^2$이다.

• 대한전자공학회논문지TE
• /
• 제39권3호
• /
• pp.59-64
• /
• 2002

ISM 대역을 사용하는 RFID 시스템에서 대상물에 장착되는 태그는 내장된 컨트롤러와 메모리를 동작시키기 위해서 소형 안테나로부터 들어온 전파 신호를 쇼트키 다이오드로 정류하여 전원으로 사용하게 된다. 반도체 소자의 비선형성에 의한 고조파 성분과 안테나의 고차 모드의 공진으로 여기되는 불요파는 태그의 성능 저하를 가져온다. 본 논문에서는 2차 고조파 성분을 제거함으로써 시스템 효율을 개선하기 위하여 "스터브 I 형 DGS 슬롯 구조"를 이용한 새로운 형태의 저역통과 필터를 구현하였다. 스터브 폭과 I 형 슬롯의 연결 폭을 조정하여 최적의 통과대역 및 저지대역 주파수 특성을 갖도록 설계하고 제작하였다. 제작된 저역통과 필터의 측정결과는 차단 주파수는 3.25 GHz 이고 2.4 GHz~2.5 GHz 의 대역에서 삽입손실은 -0.29~-0.3 dB 이고 반사손실은 -27.688~-33.665 dB 로 비교적 양호한 특성을 보여주고 있으며, 2배 고조파의 대역인 4.9 GHz 에서의 저지특성은 약 -19.367 dB를 보여준다. 이 구조의 필터를 이용하여 RFID, WLAN 등의 응용에 적용되어 고조파와 불요파를 제거함으로서 시스템 효율의 개선에 사용할 수 있을 것이다.

• 대한전자공학회논문지SP
• /
• 제43권4호
• /
• pp.46-54
• /
• 2006

최근 각종 온라인 상거래 및 개인 신분카드 이용이 늘어나면서 개인 인증의 중요성이 부각되고 있다. RFID(Radio Frequency Identification) tag가 내장된 개인 신분 카드가 점차 증가하고 있지만, 본인의 인증을 할 수 있는 방법이 미비하기 때문에, 자동화 할 수 있는 대책이 시급하다. RFID tag는 현재 메모리 용량이 매우 작기 때문에, 개인의 생체정보를 저장하기 위해서는 효율적인 특징추출 방법이 필요하며, 저장된 특징들을 비교하기 위해서는 새로운 인식방법이 필요하다. 본 논문에서는 인간의 인지학적인 두뇌 원리인 해마 신경망을 공학적으로 모델링하여 얼굴 영상의 특징 벡터들을 고속 학습하고, 각 영상의 최적의 특정을 구성할 수 있는 해마 신경망 모델링 알고리즘을 이용한 개인생체 인증 시스템에 관한 연구를 수행하였다. 시스템은 크게 NMF(Non-negative Matrix Factorization)와 LDA(Linear Discriminants Analysis) 혼합 알고리즘을 이용한 특징 추출 부분과 해마신경망을 모델링하고 인식 성능을 실험하는 것으로 구성 되어 있다. 제안한 시스템의 성능을 평가하기 위하여 실험은 표정변화와 포즈변화가 포함된 이미지를 각각 구분하여 인식률을 확인하였다. 실험 결과, 본 논문에서 제안하는 특정 추출 방법과 학습 방법을 다른 방법들과 비교하였을 때, 학습시간비용과 인식률에서 우수함을 확인하였다.

• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2007년도 학술대회
• /
• pp.151-154
• /
• 2007

This paper describes the project for constructing a traceability system for producing using RFID antenna in 900MHz frequency band and the consideration. In this project we reviewed analysis of properties classified by production process and RFID system through each frequency band, and designed a single unit RFID reader including antenna. The developed antenna is optimized to a field condition and this paper will show the test results. Also, we designed a single unit RFID reader by adding a reader to a designed antenna and explained the rule of tag memory allocation. Lastly, after running the system we could calculate visible and invisible effects of operation results and check up a wide possibility of application for RFID.

• 대한전자공학회논문지
• /
• 제25권8호
• /
• pp.972-982
• /
• 1988

In multiprocessor systems, there are Omega network and M network among various MIN's which interconnect the processor and memory modules. Both one-path Omega network and two-path M network are composed of Log2N stages. In this paper, Augmented M network (AMN) with 2**k+1 paths and Augmented Omega network (AON) with 2**k paths are proposed. The proposed networks can be acomplished by adding K stage(s) to M network and Omega network. Using destination tag, routing algorithm for AMN and AON becomes simple and multiple faults are tolerant. By evaluating RST(request service time) performance of AMN and AON with (Log2N)+K stages, we demonstrated the fact that MMIN (AMN) with 2**k+1 paths performs better than MMIN(AON) with 2**k+1. paths.

• Journal of information and communication convergence engineering
• /
• 제5권4호
• /
• pp.311-315
• /
• 2007

This paper proposes a revised query tree algorithm in RFID systems. The proposed QT_ecfi algorithm revises the QT algorithm, which has a memory-less property. In the QT_ecfi algorithm, the tag will send the remaining bits of their identification codes when the query string matches the first bits of their identification codes. When the reader receives all the responses of the tags, it knows which bit is collided. If the collision occurs in the last bit, the reader can identify two tags simultaneously without further query. While the tags are sending their identification codes, if the reader detects a collision bit, it will send a signal to the tags to stop sending. According to the simulation results, the QT_ecfi algorithm outperforms the QT algorithm in terms of the number of queries and the number of response bits.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 1992년도 제2회 정기총회 및 추계학술 발표회 발표논문 초록
• /
• pp.5-5
• /
• 1992

The DEVS(discrete event system specification) formalism describes a discrete event system in a hierarchical, modular form. DEVSIM++ is C++ based general purpose DEVS abstract simulator which can simulate systems to be modeled by the DEVS formalism in a sequential environment. We implement P-DEVSIM++ which is a parallel version of DEVSIM++. In P-DEVSIM++, the external and internal event of models can be processed in parallel. To process in parallel, we introduce a hierarchical distributed simulation technique and some optimistic distributed simulation techniques. But in our algorithm, the rollback of a model is localized itself in contrast to the Time Warp approach. To evaluate its performance, we simulate a single bus multiprocessor architecture system with an external common memory. Simulation result shows that significant speedup is made possible with our algorithm in a parallel environment.