• 문화기술의 융합
• /
• 제9권3호
• /
• pp.803-809
• /
• 2023

본 논문은 공장에너지관리시스템에 필수적인 데이터 수집 시스템을 엣지 기반 경량화 플랫폼에서 최적으로 구축하고자 분석 및 평가한다. 실증 중인 제조 공장의 센서를 기반으로 시뮬레이션 하여 센서/OPC-UA 시뮬레이터를 개발하였으며, 개발한 시뮬레이터를 통해 엣지 디바이스의 스토리지 엔진을 평가한다. 엣지 디바이스에서 스토리지 엔진에 따른 성능을 평가하여 최적의 스토리지 엔진을 제시한다. 실험 결과 스토리지 엔진을 RoccksDB로 사용하였을 때 InnoDB를 사용하였을 때에 비해 절반 이하의 메모리와 데이터베이스 크기를 지니며 3.01배 빠른 소요시간을 지니는 것을 알 수 있다. 이 연구는 한정된 자원을 사용하는 디바이스에서 시계열 데이터를 관리할 때 유리한 스토리지 엔진을 선택할 수 있으며, 센서/OPC 시뮬레이터를 통한 해당 분야 추가 연구에 기여한다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2023년도 춘계학술대회
• /
• pp.98-99
• /
• 2023

세월호 등 기존 선박사고에서 볼 수 있듯이, 사고 선박 항적에 대한 데이터가 일부분이라도 수집되지 않는 경우, 특히 해당 사건발생구간인 경우, 사고분석이 어려운 상황이 발생될 수 있다. 따라서 선박사고가 발생하는 경우, 선박의 사고에 대한 원인분석과 사고수습을 위하여 선박의 정확한 선박의 항적이 요구된다. 선박의 항적은 육상의 시스템에서도 수집될 수 있고, 선박에 탑재된 항해장비에 의해서도 수집된다. 육상에서는 육상에 구축한 레이더, 선박이 송신하는 AIS, V-PASS 등 육상에서 수신데이터로부터 관제시스템에서 수집하는데, 음영구역 등 송수신 권역이 미치지 않는 경우는 데이터 수집이 어렵게 된다. 선박 자체에 저장된 항적은 주로 장비 제조사에 의존되는데, V-PASS 장비의 경우 해경이 모든 어선에 설치하도록 하여, 자료수집이 비교적 쉬운 편이다. 하지만, 현재 저장하고 송신하는 프로토콜 규격(TTA)을 보면, 30초 주기로 이루어져 선박사고에서 사고 분석에 정밀하지 못한 점이 과학수사 현업에서 문제가 되어 왔다. 따라서 본 논문에서는 사고 분석의 정확성을 제공하기 위하여 무선 채널 상의 부하를 증가시키지 않고, 어선에 탑재된 V-PASS 단말 장비의 저장주기를 변경하는 구조를 분석하고 개선하는 방안을 제공하고자 한다. 이러한 개선을 적용한 시스템으로 실험한 결과 선박의 항적이 좀 더 정밀하고 정확한 자료가 수집되어, 선박사고에 대한 원인분석에 도움이 될 수 있으리라 판단된다.

• 산업경영시스템학회지
• /
• 제46권3호
• /
• pp.186-197
• /
• 2023

In this study, we focus on the improvement of data quality transmitted from a weather buoy that guides a route of ships. The buoy has an Internet-of-Thing (IoT) including sensors to collect meteorological data and the buoy's status, and it also has a wireless communication device to send them to the central database in a ground control center and ships nearby. The time interval of data collected by the sensor is irregular, and fault data is often detected. Therefore, this study provides a framework to improve data quality using machine learning models. The normal data pattern is trained by machine learning models, and the trained models detect the fault data from the collected data set of the sensor and adjust them. For determining fault data, interquartile range (IQR) removes the value outside the outlier, and an NGBoost algorithm removes the data above the upper bound and below the lower bound. The removed data is interpolated using NGBoost or long-short term memory (LSTM) algorithm. The performance of the suggested process is evaluated by actual weather buoy data from Korea to improve the quality of 'AIR_TEMPERATURE' data by using other data from the same buoy. The performance of our proposed framework has been validated through computational experiments based on real-world data, confirming its suitability for practical applications in real-world scenarios.

• 한국전자통신학회논문지
• /
• 제18권6호
• /
• pp.1299-1306
• /
• 2023

본 논문에서는 플래시 기반 대용량 저장매체를 활용하는 비지정 문화재의 관리와 실시간 도난 추적을 위한 시스템을 제안한다. 제안하는 시스템은 IoT 기술을 활용하여 문화재의 관리 및 도난 추적을 위한 문화재 관리장치, 플래시 기반 서버 및 관제 서비스로 구성된다. 하지만 플래시 기반 저장매체는 제한된 수명을 가지므로 이를 보완하기 위한 방안이 반드시 필요하다. 따라서 본 논문에서는 대용량 플래시 기반 저장매체에 내장된 디스크 버퍼를 활용하여 단점을 극복한 시스템을 제안하며 다양한 환경의 워크로드를 통하여 디스크 버퍼 관리 정책의 성능평가를 진행하였다. 실험결과로 CLOCK와 FCFS에 비하여 LRU 정책이 10.7% 적은 플래시 기반 저장매체 쓰기 횟수를 보였다.

• 한국결정성장학회지
• /
• 제8권4호
• /
• pp.599-604
• /
• 1998

본 논문은 PZT 박막의 기억소자 응용을 위한 Pt 그리고 RuO2 박막을 조사하였다. 초고주파 마그네트론 스퍼터링 방법을 이용하여 하부전극을 성장하였으며, 조사된 실험변수는 기판온도, 가스 부분압, RF 전력 그리고 후열처리 등이다. 기판온도는 Pt, $RuO_2$박막의 결정구조 뿐만 아니라 표면구조 및 비저항 성분에 크게 영향을 주었다. Pt 박막의 XRD 분석으로 기판온도가 상온에서 $200^{\circ}C$까지는 (111) 그리고 (200) 면이 혼재하는 결과를 보였으나 $300^{\circ}C$에서는 (111) 면으로 우선 방위 성장 특성을 보였다. XRD와 AFM 해석으로부터 Pt 박막 성장시 기판온도 $300^{\circ}C$, RF 전력 80W가 추천된다. 산소 분압비를 0~50%까지 가변하여 조사한 결과 산소가 5% 미만으로 공급되면 Ru 금속이 성장되고, 산소 분압비가 10 ~40%까지는 Ru와 $RuO_2$ 상이 공존하였으며 산소 분압비가 50%에서는 순수한 $RuO_2$상만이 검축되었다. 이 결과로부터 RuO2/Ru 이층 구조의 하부전극 형성이 산소 가스 부분압을 조절하여 한번의 공정으로 성장 가능하며, 이런 구조를 이용하면 금속의 낮은 비저항을 유지하면서도 PZT 박막의 산소 결핍에 의한 기억소자의 피로도 문제를 완화할 것으로 사료된다. 후 열처리 온도를 상온에서부터 $700^{\circ}C$까지 증가할 때 Pt와 $RuO_2$의 비저항 성분은 선형적 감소 추세를 보였다. 본 논문은 강유전체 기억소자 응용을 위한 최적화된 하부전극 제적조건을 제시한다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1993년도 Fifth International Fuzzy Systems Association World Congress 93
• /
• pp.975-976
• /
• 1993

This talk presents the overview of the author's research and development activities on fuzzy inference hardware. We involved it with two distinct approaches. The first approach is to use application specific integrated circuits (ASIC) technology. The fuzzy inference method is directly implemented in silicon. The second approach, which is in its preliminary stage, is to use more conventional microprocessor architecture. Here, we use a quantitative technique used by designer of reduced instruction set computer (RISC) to modify an architecture of a microprocessor. In the ASIC approach, we implemented the most widely used fuzzy inference mechanism directly on silicon. The mechanism is beaded on a max-min compositional rule of inference, and Mandami's method of fuzzy implication. The two VLSI fuzzy inference chips are designed, fabricated, and fully tested. Both used a full-custom CMOS technology. The second and more claborate chip was designed at the University of North Carolina(U C) in cooperation with MCNC. Both VLSI chips had muliple datapaths for rule digital fuzzy inference chips had multiple datapaths for rule evaluation, and they executed multiple fuzzy if-then rules in parallel. The AT & T chip is the first digital fuzzy inference chip in the world. It ran with a 20 MHz clock cycle and achieved an approximately 80.000 Fuzzy Logical inferences Per Second (FLIPS). It stored and executed 16 fuzzy if-then rules. Since it was designed as a proof of concept prototype chip, it had minimal amount of peripheral logic for system integration. UNC/MCNC chip consists of 688,131 transistors of which 476,160 are used for RAM memory. It ran with a 10 MHz clock cycle. The chip has a 3-staged pipeline and initiates a computation of new inference every 64 cycle. This chip achieved an approximately 160,000 FLIPS. The new architecture have the following important improvements from the AT & T chip: Programmable rule set memory (RAM). On-chip fuzzification operation by a table lookup method. On-chip defuzzification operation by a centroid method. Reconfigurable architecture for processing two rule formats. RAM/datapath redundancy for higher yield It can store and execute 51 if-then rule of the following format: IF A and B and C and D Then Do E, and Then Do F. With this format, the chip takes four inputs and produces two outputs. By software reconfiguration, it can store and execute 102 if-then rules of the following simpler format using the same datapath: IF A and B Then Do E. With this format the chip takes two inputs and produces one outputs. We have built two VME-bus board systems based on this chip for Oak Ridge National Laboratory (ORNL). The board is now installed in a robot at ORNL. Researchers uses this board for experiment in autonomous robot navigation. The Fuzzy Logic system board places the Fuzzy chip into a VMEbus environment. High level C language functions hide the operational details of the board from the applications programme . The programmer treats rule memories and fuzzification function memories as local structures passed as parameters to the C functions. ASIC fuzzy inference hardware is extremely fast, but they are limited in generality. Many aspects of the design are limited or fixed. We have proposed to designing a are limited or fixed. We have proposed to designing a fuzzy information processor as an application specific processor using a quantitative approach. The quantitative approach was developed by RISC designers. In effect, we are interested in evaluating the effectiveness of a specialized RISC processor for fuzzy information processing. As the first step, we measured the possible speed-up of a fuzzy inference program based on if-then rules by an introduction of specialized instructions, i.e., min and max instructions. The minimum and maximum operations are heavily used in fuzzy logic applications as fuzzy intersection and union. We performed measurements using a MIPS R3000 as a base micropro essor. The initial result is encouraging. We can achieve as high as a 2.5 increase in inference speed if the R3000 had min and max instructions. Also, they are useful for speeding up other fuzzy operations such as bounded product and bounded sum. The embedded processor's main task is to control some device or process. It usually runs a single or a embedded processer to create an embedded processor for fuzzy control is very effective. Table I shows the measured speed of the inference by a MIPS R3000 microprocessor, a fictitious MIPS R3000 microprocessor with min and max instructions, and a UNC/MCNC ASIC fuzzy inference chip. The software that used on microprocessors is a simulator of the ASIC chip. The first row is the computation time in seconds of 6000 inferences using 51 rules where each fuzzy set is represented by an array of 64 elements. The second row is the time required to perform a single inference. The last row is the fuzzy logical inferences per second (FLIPS) measured for ach device. There is a large gap in run time between the ASIC and software approaches even if we resort to a specialized fuzzy microprocessor. As for design time and cost, these two approaches represent two extremes. An ASIC approach is extremely expensive. It is, therefore, an important research topic to design a specialized computing architecture for fuzzy applications that falls between these two extremes both in run time and design time/cost. TABLEI INFERENCE TIME BY 51 RULES {{{{Time }}{{MIPS R3000 }}{{ASIC }}{{Regular }}{{With min/mix }}{{6000 inference 1 inference FLIPS }}{{125s 20.8ms 48 }}{{49s 8.2ms 122 }}{{0.0038s 6.4㎲ 156,250 }} }}

• Applied Microscopy
• /
• 제38권4호
• /
• pp.279-284
• /
• 2008

상변화 메모리 재료로 사용 가능한 In-Sb-Te (IST) 박막을 RF 마그네트론 스퍼터링법을 사용하여 증착한 후 열처리를 통해 온도에 따른 결정화 거동 및 미세구조를 투과전자현미경(TEM)을 통해 분석하였다. IST 박막은 as-dep 상태에서 비정질상으로 존재하였으며, 열처리 온도에 따라 결정상인 InSb, $In_3SbTe_2$, InTe으로 상변화가 일어났다. 이러한 상변화는 기존의 삼원계 상태도와 다른 비평형 상태에서의 상변태가 이루어짐을 확인할 수 있다. 상변화 과정 중 박막의 두께가 무질서하게 배열되었던 비정질상에서 규칙적인 배열을 갖는 결정질상으로 변할수록 감소하는 경향을 확인하였다. 또한 각각의 결정립의 크기도 온도가 증가할수록 증가하는 것을 관찰하였다. 특히, $350^{\circ}C$ 열처리한 박막의 InSb 상은 비정질 상태에서 표면에너지가 가장 낮은 {111}면을 따라 facet을 이루며 결정화가 이루어졌다. 온도가 증가함에 따라 $In_3SbTe_2$로 상변화가 일어났는데, $400^{\circ}C$ 열처리한 시편의 경우 미소영역에서 마이크로 트윈들이 관찰되었다. 이 면결함은 {111}면을 따라 양쪽의 격자점들이 일치하는 정합 쌍정립계를 이루고 있었으며, $450^{\circ}C$에서 동일영역을 관찰해 본 결과 쌍정 결함들이 치유되어 {111} facet 면을 이루고 있는 것을 확인하였다. 또한 비교적 작은 영역에서 상분리가 일어난 InTe 상도 관찰하였다. InTe 상의 경우 포정반응 온도인 $555^{\circ}C$보다 낮은 온도에서 관찰되었는데, InTe의 (002)면과 $In_3SbTe_2$의 (111)면이 비슷한 면간거리를 가지고 있음을 확인하였다. 추가적으로 $500^{\circ}C$ 이상의 온도에서 이들의 결정학적 관계에 따른 상변화 과정에 연구가 수행되어야 할 것으로 생각된다.

• Nuclear Medicine and Molecular Imaging
• /
• 제43권5호
• /
• pp.459-467
• /
• 2009

목적: ML-EM (The maximum likelihood-expectation maximization) 기법은 방출과 검출 과정에 대한 통계학적 모델에 기반한 재구성 알고리즘이다. ML-EM은 결과 영상의 정확성과 유용성에 있어 많은 이점이 있는 반면 반복적인 계산과 방대한 작업량 때문에 CPU(central processing unit)로 처리할 때 상당한 연산시간이 소요되었다. 본 연구에서는 GPU(graphic processing unit)의 병렬 처리 기술을 ML-EM 알고리즘에 적용하여 영상을 재구성하였다. 대상 및 방법: 엔비디아사(社)의 CUDA 기술을 이용하여 ML-EM 알고리즘의 투사 및 역투사 과정을 병렬화 전략을 구상하였으며 Geforce 9800 GTX+ 그래픽 카드를 이용하여 병렬화 연산을 수행하여 기존의 단일 CPU기반 연산법과 비교하였다. 각 반복횟수마다 투사 및 역투사 과정에 걸리는 총 지연 시간과 퍼센트 오차(percent error)를 측정하였다. 총 지연 시간에는 RAM과 GPU 메모리 간의 데이터 전송 지연 시간도 포함하였다. 결과: 모든 반복횟수에 대해 CPU 기반 ML-EM 알고리즘보다 GPU 기반 알고리즘이 더 빠른 성능을 나타내는 것을 확인하였다. 단일 CPU 및 GPU 기반 ML-EM의 32번 반복연산에 있어 각각 3.83초와 0.26초가 걸렸으며 GPU의 병렬연산의 경우 15배 정도의 개선된 성능을 보였다. 반복횟수가 1024까지 증가하였을 경우, CPU와 GPU 기반 알고리즘은 각각 18분과 8초의 연산시간이 걸렸다. GPU 기반 알고리즘이 약 135배 빠른 처리속도를 보였는데 이는 단일 CPU 계산이 특정 반복횟수 이후 나타나는 시간 지연에 따른 것이다. 결과적으로, GPU 기반 계산이 더 작은 편차와 빠른 속도를 보였다. 결론: ML-EM 알고리즘에 기초한 GPU기반 병렬 계산이 처리 속도와 안정성을 더 증진시킴을 확인하였으며 이를 활용해 다른 영상 재구성 알고리즘에도 적용시킬 수 있을 것으로 기대한다.

• 대한전자공학회논문지SP
• /
• 제37권2호
• /
• pp.1-14
• /
• 2000

로젯 주사 탐색기는 적외선 유도 미사일에 장착되어 표적을 추적하는 장치이다. 단소자 검출기가 로젯 패턴의 형태로 공간을 주사함으로써 표적의 2차원 영상을 획득할 수 있다. 검출된 영상은 시계내의 위치에 따라서 형태가 변하고 대상 물체의 수가 고정되어 있지 않기 때문에 unsupervised clustering 방법을 이용하여 이들을 구분한다. 기존의 ISODATA 방식은 씨앗점(seed point)과 대상 화소간의 거리를 이용하여 clustering하기 때문에 물체의 모양이 복잡하거나 병합 및 분리 파라미터 값이 변하면 clustering 결과가 실제와 다르게 나타난다. 본 논문에서는 이러한 단점을 개선한 새로운 clustering 방법인 ALCA (Arrav Linkage Clustering Algorithm)을 제안한다. 이 방식은 화소가 저장된 메모리 번호의 연속성을 이용하여 clustering하기 때문에 초기 씨앗점과 병합 및 분리 파라미터를 필요로 하지 않는다. 따라서 대상 물체의 모양과 관계없이 clustering을 할 수 있다. 대상 물체의 clustering를 기존 방식과 비교 평가함으로써 제안된 방식의 우수성을 확인한다. 또한 제안된 ALCA을 로젯 주사 탐색기의 반대응 능력으로 이용하여 3차원 시뮬레이터상에서 추적 실험을 행한다. 기존 방식과 비교 평가를 통하여 제안된 ALCA 방식이 로젯 주사 탐색기의 반대응 능력으로서 우수한 성능을 가지고 있음을 확인한다.

• Korean Chemical Engineering Research
• /
• 제47권6호
• /
• pp.715-719
• /
• 2009

본 연구에서는 DNA 정보를 상변화 물질의 전기저항 변화특성으로 검출할 수 있는 상변화 전극 기판을 개발하였다. 이를 위해 반도체 공정에서 사용하는 Al을 사용하여 전극 기판을 제작하였다. 하지만 주사전자현미경을 이용하여 Al 전극의 단면 상태를 확인해 본 결과 PETEOS(plasma enhanced tetraethyoxysilane) 내에서 보이드(void)가 발생하여 후속공정인 에치백과 세정공정 분위기에 과도하게 노출되어 심하게 손상되어 전극과 PETEOS 사이에 홀(hole)로 변형된다. 이 문제점을 해결하기 위하여 에치백 및 세정 공정을 진행하지 않으면서 $Ge_2Sb_2Te_5$(GST) 박막의 단차피복성(stepcoverage)을 좋게 할 수 있고, 열역학적으로 GST 박막과의 반응성을 고려했을 때 안정적이면서 비저항이 낮은 TiN 재료를 사용하여 상변화 전극 기판을 제작하였다. 주사전자현미경을 통하여 전극의 단면의 상태를 관찰하였으며 TiN 전극과 GST 박막이 정상적으로 연결되어 있는 것을 확인하였다. 또한 저항측정 장비를 사용하여 TiN 상변화 전극 기판 위에 증착된 GST의 비정질과 결정질의 저항을 측정하였고, GST의 비정질과 결정질저항의 차이는 약 1,000배 정도로 신호를 검출하는데 충분함을 확인하였다.