• 한국인터넷방송통신학회논문지
• /
• 제20권3호
• /
• pp.181-187
• /
• 2020

본 논문에서는 고성능 차량용 SoC 설계자동화를 위한 상위수준 합성과정에서의 레지스터 할당 알고리즘과 자원 할당 알고리즘을 제안한다. 상위수준 합성에서 가장 중요한 연산자의 특성과 데이터패스의 구조를 분석하고, 멀티사이클 연산의 스케줄링 시 가상연산자 개념을 도입함으로써, 멀티사이클 연산을 구현하는 연산자의 유형에 관계없이 공통으로 적용시킬 수 있는 자원할당 알고리즘을 이용하여 증명하였다. 연산자 간을 연결하는 신호선이 반복적으로 이용되어 연결 신호선수가 최소가 될 수 있도록 기능연산자를 할당하고, 레지스터 할당 시 연결구조에 따라 가중치를 갖는 구간 그래프를 구성한다. 최소의 클러스터 분할 알고리즘을 이용하여 생성된 최대 크기의 클러스터들에 연결구조가 고려된 레지스터를 할당한다. 연결구조에 대한 멀티플렉서의 중복 입력을 제거하고 연산자에 연결된 멀티플렉서 간의 입력을 교환하는 입력 정렬 과정으로 연결구조를 최소화한다. 기술된 알고리즘의 스케줄링 성능을 평가하기 위하여, 표준벤치마크 모델인 5차 디지털 웨이브필터에 대한 스케줄링을 실행하여 제안한 알고리즘의 효용성을 입증한다.

• 한국산림과학회지
• /
• 제100권2호
• /
• pp.154-164
• /
• 2011

본 연구는 우리나라 험준한 급경사 지형의 단목중심의 목재생산시스템 등에 적합하고 사방사업, 임도사업 등의 다양한 산림작업에 유용하게 활용할 수 있는 다목적의 반궤도식 산림작업차 개발을 목적으로 실시하였다. 산림작업차량의 기본 차체는 최소회전반경 설계기준과 작업도 폭을 고려하여 차체프레임부의 총길이는 5,750 mm, 차체의 폭은 1,900 mm, 적재부의 적재용량은 약 $2.5m^{3}$으로 설계 제작하였다. 동력원은 3,400 rpm의 최대 96마력 출력의 엔진을 선정하였으며, 유압펌프는 2개의 주펌프와 2개의 보조펌프로 나누어 선정하고, 주펌프는 전후좌우 4개의 주행용 유압모터에 사용하고, 보조펌프는 각종 작업기에 사용하도록 설계 제작하였다. 동력전달방식은 HST(Hydro-Static Transmission) 시스템을 적용하였고, 주행부는 조향가능한 전방 고무바퀴와 무한 궤도형으로 회전하는 후방 크롤러로 설계 제작하고, 조향방식은 애커만 조향방식을 채택하였다. 주행조작부는 일반 자동차의 운전 및 운전석 형태로 설계 제작하였으며, 보조장치로 윈치와 로그그래플 및 아웃트리거를 장착하였다. 시작기의 공차시 임도의 주행속도는 저속 5.3 km/hr, 고속 7.7 km/hr로 나타났다.

• 한국정보기술학회 영문논문지
• /
• 제9권1호
• /
• pp.115-125
• /
• 2019

In this paper, the image is received from the camera and the lane is sensed. There are various ways to detect lanes. Generally, the method of detecting edges uses a lot of the Sobel edge detection and the Canny edge detection. The minimum use of multiplication and division is used when designing for the hardware configuration. The images are tested using a black box image mounted on the vehicle. Because the top of the image of the used the black box is mostly background, the calculation process is excluded. Also, to speed up, YCbCr is calculated from the image and only the data for the desired color, white and yellow lane, is obtained to detect the lane. The median filter is used to remove noise from images. Intermediate filters excel at noise rejection, but they generally take a long time to compare all values. In this paper, by using addition, the time can be shortened by obtaining and using the result value of the median filter. In case of the Sobel edge detection, the speed is faster and noise sensitive compared to the Canny edge detection. These shortcomings are constructed using complementary algorithms. It also organizes and processes data into parallel processing pipelines. To reduce the size of memory, the system does not use memory to store all data at each step, but stores it using four line buffers. Three line buffers perform mask operations, and one line buffer stores new data at the same time as the operation. Through this work, memory can use six times faster the processing speed and about 33% greater quantity than other methods presented in this paper. The target operating frequency is designed so that the system operates at 50MHz. It is possible to use 2157fps for the images of 640by360 size based on the target operating frequency, 540fps for the HD images and 240fps for the Full HD images, which can be used for most images with 30fps as well as 60fps for the images with 60fps. The maximum operating frequency can be used for larger amounts of the frame processing.

• 한국진공학회지
• /
• 제12권4호
• /
• pp.218-227
• /
• 2003

AlGaAs/GaAs HBT 에미터 오믹 접촉을 위해 n형 InGaAs에 대한 Pd/Si/Ti/Pt 및 Pd/Si/Pd/Ti/Au 오믹 접촉 특성을 조사하였다. Pd/Si/Ti/Pt 오믹 접촉의 경우, 증착 상태에서는 접촉 비저항을 측정할 수 없을 정도의 비오믹 특성을 보였으며, $375^{\circ}C$에서 10초 동안 열처리한 경우 $5\times10^{-3}\Omega\textrm{cm}^2$의 높은 접촉 비저항을 나타내었다. 그러나 열처리 조건을 $425^{\circ}C$, 10초로 변화시킬 경우 $2\times10^{-6}\Omega\textrm{cm}^2$의 낮은 접촉 비저항을 나타내었다. Pd/Si/Pd/Ti/Au 오믹 접촉의 경우, $450^{\circ}C$까지의 열처리 동안에 전반적으로 우수한 오믹 특성을 나타내어 $400^{\circ}C$, 20초의 급속 열처리 조건에서 최저 $3.9\times10^{-7}\Omega\textrm{cm}^2$의 접촉 비저항을 나타내었다. 두 오믹 접촉 모두 오믹 재료와 InGaAs의 평활한 계면을 유지하면서 우수한 오믹 특성을 나타내어, 화합물 반도체 소자의 오믹 접촉으로 충분히 응용 가능하였다. Pd/Si/Ti/Pt 및 Pd/Si/Pd/Ti/Au를 AlGaAs/GaAs HBT의 에미터 오믹 접촉으로 사용하여 제작된 HBT 소자의 고주파 특성을 측정한 결과, 차단 주파수가 각각 63.9 ㎓ 및 74.4 ㎓로, 또한 최대공진 주파수가 각각 50.1 ㎓ 및 52.5 ㎓로 우수한 작동특성을 보였다.

• 전자공학회논문지SC
• /
• 제46권1호
• /
• pp.10-21
• /
• 2009

영상에서 밝기의 분포가 밀집된 영역에 포함되는 특징은 구분이 어렵다. 이러한 문제의 해결을 위해 전역 혹은 지역 명암대비 향상기법을 사용하게 되며 주로 히스토그램의 평활화 기법이 적용된다. 기존의 전역 명암대비 향상기법을 적용하는 경우 밝기 밀집 정도를 고려하지 않아서 지나치게 밝거나 너무 어두운 값으로 변환하는 문제를 만들고, 지역 명암대비 향상기법은 결과 영상에서 특징을 분리해버리거나 밝기분포의 불규칙성으로 인해 부자연스러운 영상을 만들어내는 결과를 보여주기도 한다. 본 논문은 이러한 문제를 해결하기 위해 히스토그램을 밀집정도를 기준으로 분할하고, 각 분할된 히스토그램의 평활화 범위를 분할영역의 평균과 분산을 고려하여 결정하는 방법을 제안한다. 제안하는 방법은 평활화를 밀집영역의 밝기범위와 밀집정도를 고려하여 평활화하는 최고 및 최저 밝기를 결정함으로써 지나친 밝기의 변화를 최소화하고, 밀도가 낮은 나머지 영역들에 대해 분리된 평활화를 수행함에 따라 이들 영역의 특징들이 사라지지 않고 향상시키는 효과를 거둘 수 있다. 히스토그램의 분할 및 평활화 범위를 결정하는 방법도 본 논문에서 제시되었다. 제안된 방법의 성능의 우수성은 다양한 밝기 영역을 갖는 실험영상들을 대상으로 기존의 방법들과 비교실험을 통해 입증하였다.

• 대한토목학회논문집
• /
• 제31권5B호
• /
• pp.439-447
• /
• 2011

변화할 것으로 예측되고 있는 기후환경에서 현재 수공구조물의 적응능력을 평가하고 지속가능한 시스템을 만들고자 하는 것은 최근의 수자원 관리의 핵심이다. 본 연구에서는 한강수계 5개의 댐을 대상으로 다양한 유입량에 따른 방류량 및 저류량의 변화를 퍼지 추론 시스템을 이용하여 분석하였다. 유입량의 변화에 대한 최대 저류량 및 최소 저류량의 변화를 저수지의 적응능력이라 정의하여 분석한 결과, 저류용량이 상대적으로 작은 광동댐은 유입량의 급격한 증가를 감당하기 어려우며, 소양강댐은 강우량 변화에 대한 적응능력이 가장 뛰어난 것으로 판단되었다. 그러나 퍼지 추론 시스템은 소속함수를 임의로 지정하고, 과거 자료를 이용하여 검증하기가 용이하지 않으므로, 보다 정확하고 효율적인 모의를 위해 소양강댐을 대상으로 적응 신경망-퍼지추론 시스템을 구축하여 적응능력을 평가하였다. 과거 자료의 빈도분석 결과와 기후변화 시나리오를 바탕으로 구축된 9개의 강우 시나리오에 대해 소양강댐의 방류량 및 저류량을 모의한 결과, 유입 시나리오에 따라 매우 상이한 저수지 운영결과를 나타냄을 알 수 있으며, 적응 신경망-퍼지 추론 시스템이 변화하는 강우량과 패턴에도 불구하고 안정적으로 저수지를 운영함을 알 수 있었다.

• 정보과학회 컴퓨팅의 실제 논문지
• /
• 제21권2호
• /
• pp.126-131
• /
• 2015

플래시 기반 저장장치가 서버와 데이터 센터에 활발하게 도입됨에 따라 신뢰성이 더욱 중요해지고 있다. 신뢰성을 향상시키는 방법들 중에 한 가지는 정적 마모도 평준화로, 이것은 삭제 횟수를 평준화시켜 결국 저장장치 수명을 향상시킬 수 있다. 하지만 저장장치의 용량이 증가함에 따라 정적 마모도 평준화를 위한 부하도 커지고 있다. 특히 전체 블록에서 최대 또는 최소의 삭제 횟수를 갖는 블록의 검색 비용이 용량의 증가에 따라 커지고 있다. 본 논문에서는 이러한 부하를 줄이기 위해 무작위 선택을 정적 마모도 평준화에 도입한다. 구체적으로 전수 조사 대신, n개의 블록을 무작위로 뽑고 이 중에서 최대 또는 최소 삭제 횟수를 갖는 블록들을 선택한다. 실험 결과 n이 2일 때에도 마모 평준화 효과가 있으며, n이 4 이상이며 전수 조사에 기반한 최적 평준화에 근접하는 결과를 보이는 것을 알 수 있었다. 성능 향상의 효과를 측정하기 위해 실제 보드에 구현을 하였으며, 블록 선택 시간이 3배 이상 향상된 것을 관찰할 수 있었다. 결국 제안 기법은 기존 정적 마모 평균화의 효과를 적은 부하로 얻을 수 있는 것이다.

• 한국도로학회논문집
• /
• 제11권3호
• /
• pp.121-128
• /
• 2009

본 연구는 기존 정주기식 신호제어로 인하여 비효율적으로 운영되고 있는 3지 교차로의 문제점을 보완하는 방안으로써 반감응 신호제어를 기본으로 하고 보행자작동신호기를 사용하는 신호운영방식의 효율성을 분석하였다. 반감응 신호제어의 경우 부도로에 교통량이 적을 때 주도로의 교통소통을 원활히 하여 교차로 내 지체를 감소시킬 수 있으며, 보행자작동신호기는 보행자가 없음에도 불구하고 보행자 신호를 작동시켜 발생하는 불필요한 대기시간을 줄일 수 있는 장점을 가지고 있다. 위의 두 가지의 장점을 모았을 경우 기존의 정주기식 신호제어와 반감응식 신호제어에 비하여 얼마나 효과가 있는지 미시적 시뮬레이션 프로그램인 VISSIM을 사용하여 정량화된 차량당 평균지체 감소의 정도를 분석하고자 하였다. 본 연구는 인천의 1개 3지 교차로를 대상으로 현장조사를 실시하였고 각각의 신호제어 방식에 따라서 보행자 교통량을 변화시켜 민감도 분석을 실시하였다. 시나리오 별 분석을 통하여 차량당 평균지체시간을 비교한 결과, 대상교차로는 정주기식 신호제어에 비하여 보행자작동신호기를 이용한 신호제어방식이 최소 3.7초(10%), 최대 6초(16%)의 감소효과를 나타내었으며 반감응식 신호제어와의 비교에서는 보행자교통량이 측정교통량의 20% 이하일때보다 효율적인 것으로 나타났다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1993년도 Fifth International Fuzzy Systems Association World Congress 93
• /
• pp.975-976
• /
• 1993

This talk presents the overview of the author's research and development activities on fuzzy inference hardware. We involved it with two distinct approaches. The first approach is to use application specific integrated circuits (ASIC) technology. The fuzzy inference method is directly implemented in silicon. The second approach, which is in its preliminary stage, is to use more conventional microprocessor architecture. Here, we use a quantitative technique used by designer of reduced instruction set computer (RISC) to modify an architecture of a microprocessor. In the ASIC approach, we implemented the most widely used fuzzy inference mechanism directly on silicon. The mechanism is beaded on a max-min compositional rule of inference, and Mandami's method of fuzzy implication. The two VLSI fuzzy inference chips are designed, fabricated, and fully tested. Both used a full-custom CMOS technology. The second and more claborate chip was designed at the University of North Carolina(U C) in cooperation with MCNC. Both VLSI chips had muliple datapaths for rule digital fuzzy inference chips had multiple datapaths for rule evaluation, and they executed multiple fuzzy if-then rules in parallel. The AT & T chip is the first digital fuzzy inference chip in the world. It ran with a 20 MHz clock cycle and achieved an approximately 80.000 Fuzzy Logical inferences Per Second (FLIPS). It stored and executed 16 fuzzy if-then rules. Since it was designed as a proof of concept prototype chip, it had minimal amount of peripheral logic for system integration. UNC/MCNC chip consists of 688,131 transistors of which 476,160 are used for RAM memory. It ran with a 10 MHz clock cycle. The chip has a 3-staged pipeline and initiates a computation of new inference every 64 cycle. This chip achieved an approximately 160,000 FLIPS. The new architecture have the following important improvements from the AT & T chip: Programmable rule set memory (RAM). On-chip fuzzification operation by a table lookup method. On-chip defuzzification operation by a centroid method. Reconfigurable architecture for processing two rule formats. RAM/datapath redundancy for higher yield It can store and execute 51 if-then rule of the following format: IF A and B and C and D Then Do E, and Then Do F. With this format, the chip takes four inputs and produces two outputs. By software reconfiguration, it can store and execute 102 if-then rules of the following simpler format using the same datapath: IF A and B Then Do E. With this format the chip takes two inputs and produces one outputs. We have built two VME-bus board systems based on this chip for Oak Ridge National Laboratory (ORNL). The board is now installed in a robot at ORNL. Researchers uses this board for experiment in autonomous robot navigation. The Fuzzy Logic system board places the Fuzzy chip into a VMEbus environment. High level C language functions hide the operational details of the board from the applications programme . The programmer treats rule memories and fuzzification function memories as local structures passed as parameters to the C functions. ASIC fuzzy inference hardware is extremely fast, but they are limited in generality. Many aspects of the design are limited or fixed. We have proposed to designing a are limited or fixed. We have proposed to designing a fuzzy information processor as an application specific processor using a quantitative approach. The quantitative approach was developed by RISC designers. In effect, we are interested in evaluating the effectiveness of a specialized RISC processor for fuzzy information processing. As the first step, we measured the possible speed-up of a fuzzy inference program based on if-then rules by an introduction of specialized instructions, i.e., min and max instructions. The minimum and maximum operations are heavily used in fuzzy logic applications as fuzzy intersection and union. We performed measurements using a MIPS R3000 as a base micropro essor. The initial result is encouraging. We can achieve as high as a 2.5 increase in inference speed if the R3000 had min and max instructions. Also, they are useful for speeding up other fuzzy operations such as bounded product and bounded sum. The embedded processor's main task is to control some device or process. It usually runs a single or a embedded processer to create an embedded processor for fuzzy control is very effective. Table I shows the measured speed of the inference by a MIPS R3000 microprocessor, a fictitious MIPS R3000 microprocessor with min and max instructions, and a UNC/MCNC ASIC fuzzy inference chip. The software that used on microprocessors is a simulator of the ASIC chip. The first row is the computation time in seconds of 6000 inferences using 51 rules where each fuzzy set is represented by an array of 64 elements. The second row is the time required to perform a single inference. The last row is the fuzzy logical inferences per second (FLIPS) measured for ach device. There is a large gap in run time between the ASIC and software approaches even if we resort to a specialized fuzzy microprocessor. As for design time and cost, these two approaches represent two extremes. An ASIC approach is extremely expensive. It is, therefore, an important research topic to design a specialized computing architecture for fuzzy applications that falls between these two extremes both in run time and design time/cost. TABLEI INFERENCE TIME BY 51 RULES {{{{Time }}{{MIPS R3000 }}{{ASIC }}{{Regular }}{{With min/mix }}{{6000 inference 1 inference FLIPS }}{{125s 20.8ms 48 }}{{49s 8.2ms 122 }}{{0.0038s 6.4㎲ 156,250 }} }}

• 벤처혁신연구
• /
• 제5권3호
• /
• pp.57-70
• /
• 2022

현대의 산업자본주의는 근로의 제공과 임금의 수령이라는 관계가 사회를 규율하는 중요한 원리로 자리 잡고 있다. 근로계약에 따라 자신의 노동력에 대한 처분권을 사용자에게 맡기고 제공받는 임금은 직접적인 보상이 되고 있으며, 적절한 휴식의 보장으로 인간다운 삶의 보장과 재생산을 할 수 있어야 한다. 자유계약에 의한 근로관계의 구축은 근로자 보호에 문제점을 나타내고 있으며, 이에 따라 근로자에 대한 최소한의 권리로 근로시간의 최대치를 정하고 최소휴식의 기준을 설정·부여하고 있다. 근로시간의 단축은 근로자의 삶의 질이라는 측면에서 매우 중요하지만 효율적인 기업활동에 있어서도 중요한 문제이다. 우리나라는 2020년 기준 연간 근로시간이 1,908시간으로 장시간 근로를 하고 있으며, UN산하 자문기구인 지속가능발전해법네트워크(SDSN)가 조사한 행복지수에서 OECD 37개국 중에서 하위 3번째로 나타나고 있다. 이에 따라 근로시간 단축의 필요성은 인정되어, 2018년부터 1주의 최대 근로시간이 52시간으로 제한하고 있다. 이러한 상황에서 기업의 부가가치 창출력을 유지하고, 근로자의 다양한 니즈에 부응하기 위한 방안으로 법적으로 다양한 근로시간의 예외를 두고 있으며, 우리나라 근로기준법은 3개월 이내의 탄력적 근로시간제와 3개월을 초과하는 탄력적 근로시간제, 선택적 근로시간제와 근로시간의 연장을 허용하는 연장근로의 제한을 두어 이를 허용하고 있다. 하지만 2021년 개정된 탄력적 근로시간제를 적용하는 것과 최근 논의되고 있는 정산 단위기간의 확대에 대한 논의에서 탄력적 근로시간제의 문제점이 있어 이에 대한 개선이 필요하다. 따라서 본 논문은 탄력적 근로시간제의 문제점과 이에 때한 개선방안을 살펴보고자 한다. 탄력적 근로시간제는 미리정한 기준에 따라 특정일 또는 특정주에 법정근로시간을 초과하더라도 근로기준법에서 정하고 있는 근로시간에 위배되는 것이 아님과 동시에 초과한 연장근로에 대한 가산임금을 지급하지 않아도 되는 제도로 주로 계절별 시기별 업무량 편차가 심한 제조업, 판매서비스업, 연속사업이나 장기간 조업을 위한 전기·가스·수도, 운수업 등에 있어 교대근무형태로 유용하게 활용되고 있으며, 운용에 따라 보다 짧은 근무일 설정을 통한 휴일 확대 등 근로시간 단축의 방편으로 활용되기도 한다. 하지만 정산 단위기간을 확대할 경우 근로자가 수령할 수 있는 가산임금을 수령하지 못하게 되어 근로자에게 불리하다. 따라서 첫째, 현재 논의되고 있는 정산 단위기간 확대를 하려면 현행 기준에서 확대되는 기간에 대하여 추가임금 지급을 하도록 하여야 한다. 둘째, 탄력적 근로시간제의 개별근로자에 대한 적용을 개선하여 근로자대표와의 서면합의에 있어 개별근로자와 충분한 협의를 하도록 하는 조치가 필요하고, 셋째, 정산 단위기간 동안 연장 근로의 허용시간을 명확히 하여야 하며, 넷째, 1일 최대근로시간이 정해지지 않고 있어 근로시간의 한도를 최대 근로시간으로 제한하거나 연속휴식에 대한 적용이 필요하며, 추가적으로 근로자대표의 서면합의가 탄력적 근로시간제의 적용에 있어 중요한 문제이므로 근로자대표의 대표성을 확보하여야 할 것이다.