• 제목/요약/키워드: low-complexity signal processing

검색결과 87건 처리시간 0.022초

유한체 상에서 고속 연산을 위한 직렬 곱셈기의 병렬화 구조 (Parallelized Architecture of Serial Finite Field Multipliers for Fast Computation)

  • 조용석
    • 정보보호학회논문지
    • /
    • 제17권1호
    • /
    • pp.33-39
    • /
    • 2007
  • 유한체 상의 곱셈기는, 오류제어부호, 암호 시스템, 디지털 신호처리 등과 같은 여러 분야에서 기본적인 구성 요소로 사용되고 있다. 그러므로 효율적인 구조를 갖는 유한체 상의 곱셈기를 설계하면 전체적인 시스템의 성능을 대폭 향상시킬 수 있다. 본 논문에서는 기존의 직렬 유한체 곱셈기에 비해 짧은 지연시간을 갖는 새로운 직렬 곱셈기 구조를 제안하였다. 제안한 곱셈기는 유한체의 곱을 표현하는 다항식을 여러 개로 분리한 다음, 이 다항식들을 동시에 처리하는 방식을 사용하여 직렬 곱셈기의 속도를 향상시켰다. 이 곱셈기는 유한체 $GF(2^m)$의 표준기저 상에서 동작하며, 기존의 직렬 곱셈기보다는 짧은 지연시간에 결과를 얻을 수 있고, 병렬 곱셈기보다는 적은 하드웨어로 구현할 수 있다. 제안한 곱셈기는 회로의 복잡도와 지연시간 사이에 적절한 절충을 꾀할 수 있는 장점을 가지고 있다.

초고속 시스템 에뮬레이터의 구조와 이를 위한 소프트웨어 (Topology of High Speed System Emulator and Its Software)

  • 김남도;양세양
    • 정보처리학회논문지A
    • /
    • 제8A권4호
    • /
    • pp.479-488
    • /
    • 2001
  • SoC 설계의 복잡도가 지속적으로 커짐에 따라 기존의 소프트웨어 모델을 이용한 시뮬레이션 방법으로는 이를 검증하기에는 너무 많은 시간이 소요되어 많은 문제가 있다. 이를 해결하기 위해 시뮬레이션 방법보다 훨씬 빠른 검증속도를 제공하는 다양한 FPGA 기반의 로직 에뮬레이터가 활발히 연구되어왔다. 하지만 제한된 FPGA 핀 수로 인해 FPGA 내부에서 매우 낮은 자원이용률을 초래하고 있을 뿐만 아니라, 검증 대상이 되는 회로의 크기가 커짐에 비례하여 에뮬에이션의 속도가 현저하게 느려지는 문제점이 있다. 본 논문에서는 파이프라인 방식의 신호전달을 통하에 FPGA의 자원이용률을 극대화할 수 있을 뿐만 아니라 에뮬레이션의 속도도 크게 높일 수 있는 시스템 수준의 새로운 에뮬레이터 구조와 소프트웨어를 제안한다. 파이프라인의 링을 통하여 다수의 로직신호선을 하나의 실제 핀에 할당하여 핀 제한 문제를 해결하고, FPGA 간의 신호전달 경로를 사용자회로와 분리시킴으로서 빠른 시스템 클록의 사용을 가능케 하며 분할된 회로간에 조합경로를 줄여 실제 에뮬레이션클록의 속도를 높일 수 있었다. 또한 신호의 전달을 파이프라인 방식으로 보내기 위해 적용하는 스케줄링을 계산의 복잡도가 낮은 휴리스틱 방법을 적용하였다. 12비트 마이크로콘트롤로를 간단한 휴리스틱 스케줄링 알고리즘을 적용한 실험결과를 통하여 높은 검증속도를 확인하였다.

  • PDF

광각 카메라를 위한 저 복잡도 실시간 베럴 왜곡 보정 프로세서의 설계 및 구현 (Design and Implementation of a Low-Complexity Real-Time Barrel Distortion Corrector for Wide-Angle Cameras)

  • 정희성;김원태;이광호;김태환
    • 전자공학회논문지
    • /
    • 제50권6호
    • /
    • pp.131-137
    • /
    • 2013
  • 광각 카메라는 단 초점 렌즈를 장착하여 넓은 시야의 이미지를 처리하는데, 렌즈의 광학 문제로 인해 이미지에 베럴 왜곡(barrel distortion)이 발생한다. 본 논문에서는 베럴 왜곡을 실시간 디지털 신호처리를 통해 보정하기 위한 낮은 복잡도의 프로세서 구조를 제시하고 이를 실제 구현하여 유효성을 검증하였다. 제안하는 왜곡 보정 프로세서는 하드웨어 복잡도를 낮추기 위해서, 좌표 위치 보정에 필요한 계산을 점증적(incremental)으로 수행한다. 또한, 높은 보정 속도를 달성하기 위해 파이프 라인 구조로 설계하였다. 설계된 보정 프로세서는 $0.11{\mu}m$ complementary metal-oxide semiconductor(CMOS) 공정을 사용하여 14.3K의 논리 게이트로 구현되었다. $2048{\times}2048$ 픽셀 영상에 대하여, 최대 314MHz의 동작 주파수로 초당 74.86번의 속도로 보정이 가능하다.

New Decoding Scheme for LDPC Codes Based on Simple Product Code Structure

  • Shin, Beomkyu;Hong, Seokbeom;Park, Hosung;No, Jong-Seon;Shin, Dong-Joon
    • Journal of Communications and Networks
    • /
    • 제17권4호
    • /
    • pp.351-361
    • /
    • 2015
  • In this paper, a new decoding scheme is proposed to improve the error correcting performance of low-density parity-check (LDPC) codes in high signal-to-noise ratio (SNR) region by using post-processing. It behaves as follows: First, a conventional LDPC decoding is applied to received LDPC codewords one by one. Then, we count the number of word errors in a predetermined number of decoded codewords. If there is no word error, nothing needs to be done and we can move to the next group of codewords with no delay. Otherwise, we perform a proper post-processing which produces a new soft-valued codeword (this will be fully explained in the main body of this paper) and then apply the conventional LDPC decoding to it again to recover the unsuccessfully decoded codewords. For the proposed decoding scheme, we adopt a simple product code structure which contains LDPC codes and simple algebraic codes as its horizontal and vertical codes, respectively. The decoding capability of the proposed decoding scheme is defined and analyzed using the parity-check matrices of vertical codes and, especially, the combined-decodability is derived for the case of single parity-check (SPC) codes and Hamming codes used as vertical codes. It is also shown that the proposed decoding scheme achieves much better error correcting capability in high SNR region with little additional decoding complexity, compared with the conventional LDPC decoding scheme.

MPEG-H 3D 오디오 표준 복호화기 구조 및 연산량 분석 (MPEG-H 3D Audio Decoder Structure and Complexity Analysis)

  • 문현기;박영철;이용주;황영수
    • 한국통신학회논문지
    • /
    • 제42권2호
    • /
    • pp.432-443
    • /
    • 2017
  • MPEG-H 3D 오디오 표준은 UHDTV 등의 초고해상도 방송서비스에 대응하는 실감음향 서비스의 제공을 목표로 한다. 이를 위해 본 표준은 다채널 신호, 객체 신호, 장면 기반 신호의 부호화/복호화 기술과 다양한 재생 환경에서 3차원 오디오 제공을 위한 렌더링 기술, 후처리 기술 등 방대한 기술을 통합하였다. 본 표준의 참조 소프트웨어 복호화기는 여러 모듈들이 결합된 구조로 다양한 모드에서 동작이 가능하며, 각 모듈들이 독립된 실행파일로 순차적으로 실행되어 실시간 처리가 불가능하다. 본 논문에서는 MPEG-H 3D 오디오의 코어 복호화기, 포맷 변환기, 객체 렌더러, 바이노럴 렌더러의 각 함수를 동적 라이브러리화 및 통합하여 프레임 기반 복호화가 가능하도록 하였다. 또한 MPEG-H 3D 오디오의 각 모드별 연산량을 측정하여 다양한 하드웨어 플랫폼에서 적합한 모드를 선택하기 위한 참고 자료를 제공한다. 연산량 분석 결과, 한국 방송 표준에 포함된 저연산량 프로파일은 채널 신호로 렌더링을 할 경우 QMF 합성 연산의 2.8배에서 12.4배의 연산량을 가지며, 바이노럴 렌더링을 할 경우 QMF 합성 연산의 4.1배에서 15.3배의 연산량을 가진다.

인공신경망을 이용한 DWT 전력스펙트럼 밀도 기반 자동화 기계 고장 진단 기법 (Fault Diagnosis Method for Automatic Machine Using Artificial Neutral Network Based on DWT Power Spectral Density)

  • 강경원
    • 융합신호처리학회논문지
    • /
    • 제20권2호
    • /
    • pp.78-83
    • /
    • 2019
  • 소리 기반 기계 고장 진단은 기계의 음향 방출 신호에서 비정상적인 소리를 자동으로 감지하는 것이다. 수학적 모델을 사용하는 기존의 방법은 기계 시스템의 복잡성과 잡음과 같은 비선형 요인이 존재하기 때문에 기계 고장 진단이 어려웠다. 따라서 기계 고장 진단의 문제를 패턴 인식 문제로 해결하고자 한다. 본 논문에서 DWT와 인공신경망 기반 패턴 인식 기법을 이용한 자동화 기계 고장 진단 기법을 제안한다. 기계의 결함을 효과적으로 탐지하기 위해 DWT를 이용해 대역별 분해 후 최상위 고주파 부대역과 최하위 저주파 부대역을 제외한 나머지 부대역의 PSD를 구하여 인공신경망 기반 분류기의 입력으로 사용한다. 그 결과 본 연구에서 제안한 방법은 효과적으로 결함을 탐지할 뿐만 아니라 소리 기반의 다양한 자동 진단 시스템에도 효과적으로 활용될 수 있음을 보여준다.

연산복잡도가 적은 radix-26 FFT 프로세서 (Novel Radix-26 DF IFFT Processor with Low Computational Complexity)

  • 조경주
    • 한국정보전자통신기술학회논문지
    • /
    • 제13권1호
    • /
    • pp.35-41
    • /
    • 2020
  • FFT(fast Fourier transform) 프로세서는 통신, 영상, 생체 신호처리와 같은 다양한 응용에 폭 넓게 사용된다. 특히, 고성능 저전력 FFT 연산은 OFDM 전송방식을 사용하는 통신시스템에서는 필수적이다. 본 논문에서는 연산복잡도가 적고 하드웨어 효율이 우수한 새로운 radix-26 FFT 알고리즘을 제안한다. 7차원 인덱스 매핑을 사용하여 회전인자를 분해하고 radix-26 FFT 알고리즘을 유도한다. 제안한 알고리즘은 기존 알고리즘과 비교하여 회전인자가 간단하고 복소 곱셈 수가 적어 회전인자를 저장하는 메모리 크기를 줄일 수 있다. 한 스테이지에서 회전인자의 계수가 적을 때 복소 곱셈기 대신 복소 상수곱셈기를 사용하면 복소곱셈을 효율적으로 처리할 수 있다. 복소 상수곱셈기는 CSD(canonic signed digit)과 CSE(common subexpression elimination) 알고리즘을 사용하여 보다 효율적으로 설계할 수 있다. 제안한 radix-26 알고리즘에서 필요한 복소 상수곱셈기를 CSD와 CSE를 이용하여 효율적으로 설계하는 방법을 제안한다. 제안한 방법의 성능을 평가하기 위해 SDF(single-path delay feedback) 구조를 사용하여 256 포인트 FFT를 설계하고 FPGA로 합성한 결과, 제안한 알고리즘은 기존 알고리즘 보다 약 10% 정도 하드웨어를 적게 사용하였다.

실제 SAR 영상에 대한 위상 확장 역필터링의 적용 (PHASE-EXTENST10N INVERSE FILTERING ON REAL SAR IMAGES)

  • Do, Dae-Won;Song, Woo-Jin;Kwon, Jun-Chan
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
    • /
    • pp.547-550
    • /
    • 2001
  • Through matched filtering synthetic aperture radar (SAR) produces high-resolution imagery from data collected by a relative small antenna. While the impulse response obtained by the matched filter approach produces the best achievable signal-to-noise ratio, large sidelobes must be reduced to obtain higher-resolution SAR images. So, many enhancement methods of SAR imagery have been proposed. As a deconvolution method, the phase-extension inverse filtering is based on the characteristics of the matched filtering used in SAR imaging. It improves spatial resolution as well as effectively suppresses the sidelobes with low computational complexity. In the phase-extension inverse filtering, the impulse response is obtained from simulation with a point target. But in a real SAR environment, for example ERS-1, the impulse response is distorted by many non-ideal factors. So, in the phase-extension inverse filtering for a real SAR processing, the magnitudes of the frequency transfer function have to be compensated to produce more desirable results. In this paper, an estimation method to obtain a more accurate impulse response from a real SAR image is studied. And a compensation scheme to produce better performance of the phase-extension inverse filtering is also introduced.

  • PDF

파라미터 설계에서 신경망을 이용한 최적화 방안 (Optimization procedure for parameter design using neural network)

  • 나명환;권용만
    • Journal of the Korean Data and Information Science Society
    • /
    • 제20권5호
    • /
    • pp.829-835
    • /
    • 2009
  • 다구찌 파라미터 설계는 품질특성의 변동을 최대한 줄이면서 동시에 품질특성의 평균을 목표치 가까이 가져가기 위한 설계인자의 최적조건을 찾는 방법이다. 제품의 설계단계에서 품질특성과 여러 개의 설계인자와의 관계는 복잡한 비선형 형태를 가지는 경우가 대부분이다. 신경망에서 유연한 모형선택과 학습능력은 알 수 없는 복잡한 비선형 형태를 파악하는데 아주 유용한 도구이다. 본 연구는 파라미터 설계에서 설계인자의 최적조건을 찾기 위하여 신경망을 이용한 최적화 방안을 제안하였다.

  • PDF

TPMS 간섭제거를 위한 Generalized Sidelobe Canceler (Generalized Sidelobe Canceler for TPMS Interference Cancellation)

  • 박철;황석승
    • 한국지능시스템학회논문지
    • /
    • 제22권5호
    • /
    • pp.663-668
    • /
    • 2012
  • 차량의 각 타이어에 부착된 센서에서 압력과 온도 등을 측정하여 측정된 데이터를 차량의 무선 수신기에 전송하여 디스플레이에 타이어의 상태를 표시하는 TPMS(Tire Pressure Monitoring System)는 차량의 운행 또는 정지 중에 타이어의 상태를 수시로 점검하여 운전자에게 타이어 상태정보를 제공하는 안전보조 장치이다. TPMS는 각 타이어에서 측정되는 데이터를 전송하기위해 무선통신을 이용하는데, 정확한 데이터 전송을 방해하는 외부 전기 및 전자장치에 의한 간섭이 존재할 수 있다. 본 논문에서는 정확한 데이터 전송에 영향을 주는 간섭을 제거하고 MVDR(Minimum-Variance Distortionless-Response) 보다 낮은 복잡도를 가지는 GSC(Generalized Sidelobe Canceler) 기반의 TPMS 간섭제거 방식을 제안한다. 컴퓨터 시뮬레이션을 통하여 본 논문에서 제안된 간섭제거 기술의 성능을 확인한다.