• Journal of Power Electronics
• /
• 제11권4호
• /
• pp.408-417
• /
• 2011

The plug-in hybrid electric vehicles (PHEVs) are specialized hybrid electric vehicles that have the potential to obtain enough energy for average daily commuting from batteries. The PHEV battery would be recharged from the power grid at home or at work and would thus allow for a reduction in the overall fuel consumption. This paper proposes an integrated power electronics interface for PHEVs, which consists of a novel Eight-Switch Inverter (ESI) and an interleaved DC/DC converter, in order to reduce the cost, the mass and the size of the power electronics unit (PEU) with high performance at any operating mode. In the proposed configuration, a novel Eight-Switch Inverter (ESI) is able to function as a bidirectional single-phase AC/DC battery charger/ vehicle to grid (V2G) and to transfer electrical energy between the DC-link (connected to the battery) and the electric traction system as DC/AC inverter. In addition, a bidirectional-interleaved DC/DC converter with dual-loop controller is proposed for interfacing the ESI to a low-voltage battery pack in order to minimize the ripple of the battery current and to improve the efficiency of the DC system with lower inductor size. To validate the performance of the proposed configuration, the indirect field-oriented control (IFOC) based on particle swarm optimization (PSO) is proposed to optimize the efficiency of the AC drive system in PHEVs. The maximum efficiency of the motor is obtained by the evaluation of optimal rotor flux at any operating point, where the PSO is applied to evaluate the optimal flux. Moreover, an improved AC/DC controller based Proportional-Resonant Control (PRC) is proposed in order to reduce the THD of the input current in charger/V2G modes. The proposed configuration is analyzed and its performance is validated using simulated results obtained in MATLAB/ SIMULINK. Furthermore, it is experimentally validated with results obtained from the prototypes that have been developed and built in the laboratory based on TMS320F2808 DSP.

• 한국전자파학회논문지
• /
• 제25권5호
• /
• pp.515-525
• /
• 2014

본 논문에서는 저 위상잡음을 갖는 전압 제어 평판형 복합공진기 발진기(Vt-PCRO: Voltage-tuned Planar Composite Resonator Oscillator)를 설계, 제작하였다. 설계된 발진기는 공진기, 2개의 위상천이기, 증폭기로 구성된다. 공진기는 dual mode SIW(Substrate Integrated Waveguide) 공진기를 이용하여 구성하였으며, 약 40 nsec의 높은 군지연을 갖도록 하였다. 2개의 위상천이기 중(PS1, PS2: Phase Shifter 1 및 Phase Shifter 2) PS1은 $360^{\circ}$의 위상천이량을 가지며, 제작된 발진기의 전송선로 길이에 관계없이 개루프 이득(open loop gain) 발진조건을 만족하도록 한다. PS2는 약 $70^{\circ}$의 위상천이량을 가지며 발진 주파수 조정용으로 사용된다. 증폭기는 제작 시 발생한 큰 삽입손실의 문제를 보완하기 위해 2단으로 구성하였다. 개루프 이득 측정을 통해 발진 조건을 만족하는 PS1의 전압을 측정한 뒤, 폐루프로 구성하여 발진기를 구현하였다. 발진기 측정 결과, 5.345 GHz의 발진 주파수에서, 위상 잡음은 100 kHz offset 주파수에서 -130.5 dBc/Hz를 얻었다. 이때 출력 전력은 약 3.5 dBm, 전기적 주파수 조정 범위는 0~10 V의 조정 전압에서 약 4.2 MHz를 보였다.

• 방송공학회논문지
• /
• 제10권4호통권29호
• /
• pp.528-539
• /
• 2005

H.264는 우수한 부호화 성능으로 말미암아 DMB 차세대 DVD 등 새로운 멀티미디어 서비스를 위한 비디오 코덱으로 채택되어 왔다. 그러나 이 표준의 표준 코덱인 Joint Model(JM)은 연산 자원이 한정된 임베디드 환경에서 사용되기에는 너무 복잡한 다수의 알고리즘을 포함하고 있다. 본 논문은 임베디드 환경에서 사용할 수 있도록 설계된 초저복잡도 H.264 부호화 알고리즘을 제시한다. 제안하는 알고리즘은 압축 성능의 급격한 악화를 가져오지 않는 범위 내에서 몇 가지 부호화 도구의 사용을 제한하고, 또 움직임 추정과 모드 결정 과정에 몇 가지의 조기 종료 조건과 우회 조건을 추가하는 방법으로 구현하였다. 제안하는 알고리즘을 사용하여 7.5fps QCIF 영상을 64kbps로 부호화하는 경우, 표준 JM에 비해서 평균적으로 0.4 dB 정도의 미약한 PSNR 열화를 나타냄에도 불구하고, 단지 $15\%$의 계산량만을 필요로 할 뿐만 아니라, 필요한 메모리의 양과 전력 사용률을 획기적으로 낮추는 것이 가능하다. 제안하는 알고리즘의 H.264 부호기를 Intel PXA255 Processor를 사용하는 PDA에 이식하는 실험을 통하여 PDA에서 H.264 기반의 MMS(Multimedia Messaging Service)의 실현 가능성을 검증하였다.

• 한국광학회지
• /
• 제16권3호
• /
• pp.248-253
• /
• 2005

다중모드간섭 기반의 $1.31/1.55{\mu}m$ 파장분리기의 크기 및 성능개선을 위해 'Improved Quasi-State' 불완전 단일상 개념을 설계에 도입하였다. 코어와 클래딩의 굴절률 차이가 작은 경우의 모드간 위상오차를 역이용 하도록 설계하여 'Quasi-State'의 출력 파워와 소멸비를 월등히 개선하였다. 다중모드간섭기의 폭이 $14.4{\mu}m$, 입력도파로의 수평 이동이 $5.3{\mu}m$가 되도록 설계한 구조를 유효굴절률법과 MPA를 사용하여 분석한 결과 최대 소멸비는 양 파장대역 모두 -25dB 이하로 나타났다. 설계된 파장분리기는 일반적인 다중 모드간섭기의 길이의 1/5정도에 불과한 $2620{\mu}m$의 간섭길이를 가진다. 소프트 리소그래피 공정을 통해 설계된 파장분리기를 제작하였으며, $1.31{\mu}m$와 $1.5{\mu}m$의 성공적인 파장분리를 확인하였다.

• 접착 및 계면
• /
• 제2권2호
• /
• pp.1-10
• /
• 2001

Epoxy molding compound (EMC)에 사용되는 실리카를 13.56 MHz 플라즈마 중합 장치를 이용하여 코팅하였으며, 코팅시간, 플라즈마전압, 내부압력을 변화시키면서 코팅조건을 최적화하였다. 플라즈마 중합 코팅용 단량체로는 1.3-diaminopropane, allylamine, pyrrole, 1,2-epoxy-5-hexene, allylmercaptan 및 allylalcohol을 사용하였으며, 코팅된 실리카의 접착성은 굴곡강도 측정으로 분석하였다. 또한 열팽창 계수 (CTE) 및 수분 흡습률 변화를 측정하였으며, 파괴 단면을 SEM으로 분석하여 접착 특성을 규명하고자 하였다. 플라즈마 중합 코팅된 실리카와 에폭시 수지간의 접착기구를 규명하기 위하여 플라즈마 고분자 코팅을 FT-IR로 분석하였으며, DSC를 이용하여 코팅된 실리카와 에폭시 수지간의 반응성도 고찰하였다. 1,3-diaminopropane과 allylamine으로 코팅된 실리카를 함유하는 EMC는 비교시편에 비하여 높은 굴곡강도, 낮은 CTE 및 낮은 흡습율을 보였으며, SEM 분석 결과 100% cohesive failure 거동을 나타내었다. 이러한 결과는 고분자 코팅내의 아민 반응기와 에폭시 수지간의 화학적 결합에 의한 것으로 판단되며, FT-IR 및 DSC 분석결과와 부합된다.

• 한국전자통신학회논문지
• /
• 제14권2호
• /
• pp.309-316
• /
• 2019

본 논문은 로컬 클록 왜곡을 보상하는 낮은 지터 성능의 지연 고정 루프를 제시한다. 제안된 DLL은 위상 스플리터, 위상 검출기(PD), 차지 펌프, 바이어스 생성기, 전압 제어 지연 라인(Voltage Controlled Delay Line) 및 레벨 변환기로 구성된다. VCDL(: Voltage Controlled Delay Line)은 CML(: Current Mode Logic)을 사용하는 자체 바이어스 지연 셀을 사용하여 온도에 민감하지 않고 잡음을 공급한다. 위상 스플리터는 VCDL의 차동 입력으로 사용되는 두 개의 기준 클록을 생성한다. 제안된 회로의 PD는 CML에 비해 적은 전력을 소비하는 CMOS 로직을 사용하기 때문에 PD는 위상 스플리터의 유일한 단일 클록을 사용한다. 따라서 VCDL의 출력은 로컬 클록 분배 회로뿐만 아니라 PD에 사용되므로 레벨 변환기에 의해 레일-투-레일 신호로 변환된다. 제안된 회로는 $0.13{\mu}m\;CMOS$ 공정으로 설계되었으며, 주파수가 1GHz인 클록이 외부에서 인가된다. 약 19 사이클 후에 제안된 DLL은 잠금이 되며, 클록의 지터는 1.05ps이다.

• International Journal of Fluid Machinery and Systems
• /
• 제10권1호
• /
• pp.40-46
• /
• 2017

Small valves including ball valves, gate valves and butterfly valves have been adopted in the fields of steam power generation, petrochemical industry, carriers, and oil tankers. Butterfly valves have normally been applied to fields where in narrow places installing the existing valves such as gate valves and ball valves have proven difficult due to the surrounding area and the heavier of these valves. Butterfly valves are used to control the mass flow of the piping system under low pressure by rotating the circular disk installed inside. The butterfly valve is benefitted by having simpler structure in which the flow is controlled by rotating the disc circular plate along the center axis, whereas the weight of the valve is light compared to the gate valve and ball valve above-mentioned, as there is no additional bracket supporting the valve body. The manufacturing company needs to acquire the performance and life test equipment, in the case of adopting the improving factors to detect leakage and damage on the seat of the valve disc. However, small companies, which are manufacturing the industrial valves, normally sell their products without the life test, which is the reliability test and environment test, because of financial and manpower problems. Furthermore, the failure mode analysis of the products failed in the field is likewise problematic as there is no system collecting the failure data on sites for analyzing the failures of valves. The analyzing and researching process is not arranged systematically because of the financial problem. Therefore this study firstly tried to obtain information about the failure data from the sites, analyzed the failure mode based on the field data collected from the customers, and then obtained field data using measuring equipment. Secondly, we designed and manufactured the performance and life test equipment which also have the real time monitoring system with the naked eye for the butterfly valves. The concept of this equipment can also be adopted by other valves, such as the ball valve, gate valve, and various others. It can be applied to variously sized valves, ranging from 25 mm to large sized valves exceeding 3000 mm. Finally, this study carries out the life test with square wave pressure, using performance and life test equipment. The performance found out that the failures from the real time monitoring system were good. The results of this study can be expanded to the other valves like ball valves, gate valves, and control valves to find out the failure mode using the real time monitoring system for durability and performance tests.

• 한국정보전자통신기술학회논문지
• /
• 제13권3호
• /
• pp.184-196
• /
• 2020

본 논문에서는 배터리 관리 시스템 (BMS)에서 2차 전지 배터리를 통해 흐르는 전류의 정밀한 측정을 위한 cascaded-of-integrator feedforward (CIFF) 구조의 단일 비트 2차 델타-시그마 모듈레이터를 제안하였다. 제안된 모듈레이터는 2개의 스위치드 커패시터 적분기, 단일 비트 비교기, 비중첩 클록 발생기 및 바이어스와 같은 주변 회로로 구현하였다. 제안된 구조는 낮은 공통 모드 입력 전압을 가지는 low-side 전류 측정 방법에 적용되도록 설계되었다. Low-side 전류 측정 방법을 사용하면 회로 설계에 부담이 줄어들게 되는 장점을 가진다. 그리고 ±30mV 입력 전압을 15비트 해상도를 가지는 ADC로 분해하기 때문에 추가적인 programmable gain amplifier (PGA)를 구현할 필요가 없어 수 mW의 전력소모를 줄일 수 있다. 제안된 단일 비트 2차 CIFF 델타-시그마 모듈레이터는 350nm CMOS 공정으로 구현하였으며 5kHz 대역폭에 대해 400의 oversampling ratio (OSR)로 95.46dB의 signal-to-noise-and-distortion ratio (SNDR), 96.01dB의 spurious-free dynamic range (SFDR) 및 15.56비트의 effective-number-of-bits (ENOB)을 달성하였다. 델타 시그마 모듈레이터의 면적 및 전력 소비는 각각 670×490㎛2 및 414㎼이다.

• 한국산학기술학회논문지
• /
• 제13권9호
• /
• pp.4177-4185
• /
• 2012

LED는 환경 친화적인 광원으로 에너지 절약을 위해 기존 조명등을 빠른 속도로 대체하고 있다. 최근에는 에너지 소비가 많은 빌딩의 설계와 옥 내외 광고를 제작함에 있어서 LED를 적극 채택하여 그린 빌딩 및 고효율 저비용 백라이트 도입에 박차를 가하고 있다. 특히 기존의 형광등을 이용했던 실내등과 광고판용 백라이트 분야는 전력소비가 많을 뿐 아니라 SMPS(switched mode power supply)에 의한 부피, 무게 및 수명제한의 제약이 있었다. 그러므로 본 논문에서는 SMPS가 필요 없는 $12{\times}12$ FLB(flexible LED board)와 실내등용 LED 면조명을 위한 AC 직결형 구동기를 개발하였다. 제안 시스템은 고역율의 LID-PC-R101B 칩셋을 포함하고 고효율을 위한 LED 스위치 회로들로 구성되어 있다. 정교한 시스템 디자인을 통해 고효율, 높은 안정성 및 낮은 에너지 소비의 장점을 가지게 한다. 제안된 FLB는 크기 $450{\times}450$ mm, 두께 4 mm 그리고 무게 280 g의 초슬림 구조를 가진다. 최종적으로 제안시스템의 성능검증을 위해 교류 직결형 구동 회로를 채택한 FLB와 면조명의 시제품을 제작하여 실험하였다.

• 한국전자파학회논문지
• /
• 제20권10호
• /
• pp.1050-1060
• /
• 2009

본 논문에서는 능동 위상 배열 안테나를 가지는 SAR(Synthetic Aperture Radar)용 X-대역 T/R(Transmit/Receive) 모듈을 설계, 제작하였다. T/R 모듈은 X-대역에서 800 MHz 이상 대역폭을 가지며 이중 편파 운용이 가능하다. 송신 출력 7 W 이상에 잡음지수 3.9 dB 이하를 가진다. 위상과 이득은 6비트 위상변위기와 6비트 디지털 감쇠기에 의해 각각 제어된다. 게다가 제작된 T/R 모듈은 방향성 결합기와 전력분배기로 연결되는 성능 점검/보정 포트를 가진다. LTCC 다층 기판을 사용하여 고직접화 T/R 모듈이 가능하게 하였다. 모든 동작 주파수 대역에서 수신시 RMS 이득 오차는 최대 0.8 dB 이하이고, 송/수신시 RMS 위상 오차는 최대 $4^{\circ}$ 이하로 측정되었고, 또한 시험 결과 T/R 모듈은 요구되는 전기적인 성능을 만족하였다. 이 구조는 능동 위상 배열 SAR용 안테나에 적용될 수 있음을 확인하였다.