• 한국통신학회논문지
• /
• 제25권5A호
• /
• pp.634-640
• /
• 2000

본 논문에서는 OQPSK 신호에 대한 공상 변수(Maximum Likelihood parameter) 평가에 기반을 둔 확장된 DD-DEO(Decision Directed-Decision Estimate) 위상 동기 알고리즘을 제안한다. 제안한 방식은 기존의 방식과 비교할 때, 위상 검출기 블록 전에 I(In-phase), Q(Quadrature-phase)채널 당 2 tap을 가지는 필터 블록을 첨가함으로써, 위상 동기 루프에 입력되는 데이터 의존적인 잡음을 줄일 수 있다. 제안한 방식은 송 수신단 기저대역 필터의 롤오프 요소(roll-off factor), 위성 채널의 백오프(back-off) 그리고 루프 대역(loop bandwidth)을 결정하는 $\beta$를 변화시키며 위상 오차와 오류 확률 관점에서 기존의 방식 및 QPSK와 비교하여 성능 평가를 행하였다.

• 대한전자공학회논문지TC
• /
• 제45권7호
• /
• pp.72-76
• /
• 2008

본 논문에서는 모노폴 안테나를 변형한 평면형 모노폴 안테나를 제안하였다. 제안된 안테나의 루프구조 중심부를 개방하고 일정 부분을 내부로 접어서 안테나의 선로간의 커페시턴스를 증가하여 리액턴스 값을 최소화하였으며, 또한 안테나의 크기를 약 20%정도 최소화하였다. 제안된 안테나는 단일 평면으로 구현할 수 있는 CPW(Coplanar waveguide) 급전방법을 이용하였다. 안테나의 이득은 최대 3.1[dBi]이며 대역폭은 $VSWR{\le}2$를 기준하여 900MHz ($2.6{\sim}3.56GHz]$)로 29.9% 대역폭을 얻었다. 이는 S-DMB대역을 충족시킬 수 있다.

• 대한전자공학회논문지TC
• /
• 제42권10호
• /
• pp.1-8
• /
• 2005

본 논문에서는 ATSC 지상파 DTV 시스템에서 심볼 타이밍 동기 성능 개선을 위한 알고리즘을 제안한다. 일반적으로 심볼 타이밍 동기를 위해 사용되는 가드너 방법은 다중 경로 페이딩 환경에서 성능이 좋지만 지터에 의해 성능 열화가 발생한다. 지터량는 루프 필터 대역폭이 작을수록 작아지지만, 수렴속도는 느려지게 된다. 본 논문에서는 수렴속도는 빠르면서 수렴 후 지터량를 감소시키기 위해 일정시간마다 루프필터의 출력 값을 평균하고 이 평균값을 이용하여 옵셋량을 추정한 후 점차적으로 대역폭을 줄여 지터의 크기를 줄이는 알고리즘을 제안한다. 제안하는 알고리즘은 기존의 방식에 비해 수렴속도와 지터의 기에서 좋은 성능을 보인다.

• 한국전자파학회논문지
• /
• 제23권5호
• /
• pp.570-582
• /
• 2012

본 논문에서는 핀 다이오드를 사용하여 4중 대역(GSM900/GSM1800/GSM1900/UMTS)을 포함하는 휴대폰 용 재구성 안테나를 제안하였다. 제안한 안테나의 크기는 $45{\times}11{\times}6mm^3$이다. 안테나 패턴 위에 위치한 두 개의 핀 다이오드를 독립적으로 조절하여 다이오드가 on/off 됨에 따라 각각 Planar Inverted-F Antenna(PIFA) mode와 loop mode로써 동작하게 하였다. 재구성 안테나의 설계를 검증하기 위해 핀 다이오드 대신 conducting tape을 사용하여 prototype을 설계, 제작, 실험하였다. 제작한 재구성 안테나에서 PIFA 모드로 동작할 때의 측정 결과는 7 dB 대역폭이 8.62 %(880~960 MHz)이며, GSM900(880~960 MHz) 대역을 포함한다. Loop 모드로 동작할 때의 측정결과는 7 dB 대역폭이 26.36 %(1,696~2,240 MHz)로 GSM1800(1,710~1,880 MHz)/GSM1900(1,850~1,990 MHz)/UMTS(1,920~2,170 MHz)대역을 포함한다.

• 한국통신학회논문지
• /
• 제22권8호
• /
• pp.1774-1781
• /
• 1997

본 논문은 잔류 측대파(vestigial sideband; VSB) 변조를 이용한 CATV 및 HDTV에서 주파수 및 위상 동기 루프 (frequency & phase lock loop; FPLL)의 완전 디지털 구현을 위한 알고리듬과 하드웨어 구조를 제안한다. 미국의 대연합(Grand-Alliance)에서 제안된 VSB 변조를 위한 CATV 및 HDTV 수신기는 아날로그 신호처리를 통하여 반송파 복구를 수행한다. 그러므로 향후 단열 칩 ASIC 개발에 상당한 부담을 주는 구조이다. 본 논문에서는 VSB 변조 방식의 이러한 문제점을 해결하기 위하여 수신된 신호를 기저 대역 근처의 IF 신호로 떨어뜨린 후 아날로그-디지털(AD) 변환을 통하여 모든 신호처리를 디지털 영역에서 할 수 있는 FPLL 구조를 제안한다. 제안된 시스템은 주파수 풀-인(pull-in) 영역이 -200KHz- +250KHz 정도의 우수한 성능을 보여준다. 그리고 위상 잡음의 영향을 최소화 하면서 빠른 포착 성능을 유지하기 위하여 루프 필터의 대역폭을 적응적으로 가변하는 특징을 가진다.

• 한국통신학회논문지
• /
• 제28권2A호
• /
• pp.96-101
• /
• 2003

본 연구는wideband code division multiple access (WCDMA) 단말기 복조기의 주요 구성 요소인 time tracker의 구현과 설계 parameter 설정에 관한 것이다. Time tracker는 2차 feedback loop로 구성되었고 모의실험을 통하여time error detector (TED)의 이득을 기지국이 송출하는 전체 전력에서 CPICH 전력이 차지하는 비의 함수로 도출하였다. Loop filter, numerically controlled oscillator (NCO) 설계를 포함한 time tracker의 전달함수를 구하였다. 모의실험을 통하여 기지국과 단말 사이의 clock time offset, loop bandwidth를 매개변수로 하여 DPCH 전력에 따른 bit error rate (BER)를 구하였고 이를 근거로 통신 환경에 따라 설정해 주어야 할 적합한 이득 값을 제시하였다.

• 대한전기학회논문지
• /
• 제45권2호
• /
• pp.216-223
• /
• 1996

The active power factor control AC/DC converter needs a current loop compensator to obtain better dynamic characteristics and power factor performance, but the optimal design of a current loop compensator is difficult because the AC/DC converter is a nonlinear system having periodically varying poles and zeros. The predictive current control scheme generates a control input using the dynamic equations of the AC/DC converter so that the dynamic of the AC/DC converter is included in the controller and the necessary bandwidth and the gain characteristics of the current control loop are satisfied. And as a result, a compensator becomes unnecessary and the current loop shows the improved current loop characteristics. In this paper, a power factor controller without current loop compensator by adopting a predictive current control scheme is designed and the designed power factor controller is modelled by using a small signal perturbation modelling technique, and simulated to investigate its small signal characteristics. A 200 W power factor control AC/DC converter is built to verify the effectiveness of the proposed power factor controller.

• 한국통신학회논문지
• /
• 제21권2호
• /
• pp.526-533
• /
• 1996

In this paper, the 800 MHz band N fractional frquency synthesizer having 677 channel with 30 kHz channel bandwidth is designed on the based on the theory which is dervied in terms of the relation between reference freqiency and the number of channels, loop bandwidth and acquistion time. The experimental resuls show 10 Hz deviation from the bandwidth and acquisition time. The experimental results show 10 Hz deviation from the bandwidth, the spurious suppression of aroud -45 dBc and the acqusition time of 1.44 ms. The results satisfy the given specification, but don't achieve thebesired spurious -60 dBc suppression. It is found that 500 hop per second will be possible over the range from 800 to 820 MHz.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권3호
• /
• pp.200-209
• /
• 2008

This paper describes bandwidth linearization techniques in phase-locked loop (PLL) design for common-clock serial link applications. Utilizing a continuously tunable single-input dual-path LC VCO and a constant-gain phase detector, a proposed architecture is well suited to implementing PLLs that must be compliant with standards that specify minimum and maximum allowable bandwidths such as PCI Express Gen2 or FB-DIMM applications. A prototype 4.75 to 6.1-GHz PLL is implemented in 90-nm CMOS. Measurement results show that the PLL bandwidth and random jitter (RJ) variations are well regulated and that the use of a differentially controlled dual-path VCO is important for deterministic jitter (DJ) performance.

• 한국공작기계학회:학술대회논문집
• /
• 한국공작기계학회 2002년도 추계학술대회 논문집
• /
• pp.365-369
• /
• 2002

This paper introduces that the machine tools's feed system optimizes by modeling for simulation and adjusting drive control parameter. The first method is frequency response of speed loop with design parameter by use of MATLAB application, in order that other axis can do equal to bandwidth. The second meted uses various sensor for analyzing machine tools's structure and adjustes jirk limitter.