• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2022년도 추계학술대회
• /
• pp.532-535
• /
• 2022

경로 추종 알고리즘은 행성 탐사, 무인 배송, 자율 주행 등의 다양한 모바일 플랫폼에 대하여 많은 연구가 수행되었다. 하지만, 환경에 존재하는 불확실성으로 인해 실제 응용 분야에서 높은 정확도를 보장하기 어렵다. 본 논문에서는 pure pursuit 알고리즘으로 제어되는 모바일 로봇의 경로 추종 성능을 분석함으로써 알고리즘 설계 및 구현에 대한 지침을 도출하는 것을 목표한다. 이를 위해, 전방 주시 거리(look ahead distance)를 설정하고 오류가 있는 액추에이터를 장착할 때, pure pursuit 알고리즘의 추종 정확도를 전산 실험을 통해 평가한다.

• 한국의상디자인학회지
• /
• 제14권2호
• /
• pp.11-21
• /
• 2012

The purpose of this study is to understand of future image in fashion for 20C, to suggest a guideline's role in the development on fashion designs study. The methods of this study are used academic literatures as well as practical study. Futuristic image in fashion is to introduce about the future period, as fashion goes ahead times. Trends and formative characteristics of future image in 20C fashion are summarized as follows. First, futuristic images in fashion for 20C had emerged strongly futurism, space look, kinetic look, glitter look, techno look, cyber look. Second, perspectives on response for future society's changes are summarized as follows. Attitude of futuristic images of fashion, futurism, space look, kinetic look and glitter look, had been favorable about future society's changes until 1980. In 1990, techno look had been defensive and cyber look had been aggressive about future society's changes. Third, formative characteristics of future image in 20C fashion are studied shape, material, color, pattern. Shape was preferred linear and geometric form in the first half of the 20C, but body conscious type had appeared often in the second half of 20C. Material maintained the luster or the metal touch. Color was based image of colorless and preferred the gold, silver or color feels like metal. Pattern was preferred clarity with geometric type in the first half of the 20C. On the other hand in the second half of 20C pattern of future image was dominated by vague and abstract chaotic type.

• 한국통신학회논문지
• /
• 제18권3호
• /
• pp.397-409
• /
• 1993

본 논문은 전류 모드 COMS 다치논리회로를 이용하여 CLA 방식에 의한 8비트 2진 병렬 가산기의 설계를 제안하였고, $5{\mu}m$의 표준 반도체 기술을 이용하여 시뮬레이션하였다. m치의 다치논리회로에 의한 CLA 방식의 가산기 설계시 필요한 발생캐리 $G_K$와 전달캐리 $P_K$의 검출조건을 유도하였고, 이를 4치에 적용하였다. 또한 4치 논리회로와 2진 논리회로의 결합에 의한 연산시 필요한 엔코더, 디코더, mod-4 가산회로, G_k및 P_k 검출회로, 전류-전압 변환회로를 CMOS로 설계하였다. 또한 시뮬레이션을 통해 각 회로의 동작을 검증하였으며, 다치회로의 장점을 이용한 2진 연산에 응용을 보여주었다. 순수한 2진 및 CCD-MVL에 의한 가산기와의 비교를 통해, 제안한 가산기는 1개의 LAC 발생기를 사용하여 1 level로 구성가능하며, 표준 CMOS 기술에 의한 4차 논리회로가 실현 가능하므로 다치논리회로의 유용성을 보였다.

• 대한인간공학회:학술대회논문집
• /
• 대한인간공학회 1995년도 추계학술대회논문집
• /
• pp.172-181
• /
• 1995

A control panel layout system was developed to generate an ergrnomically sound panel design. A constraint satisfaction concept was introduced as a framework of incorporating diverse ergonomic design guidelines into the panel layout. An efficient search algorithm which can find a constraint satisfaction solution within a reasonable time was developed based on preprocess and look ahead procedures with the backjumping technique. The proto- type panel layaout system was developed on a SPARC workstation. The constraint satisfaction algorithm was programmed in C language with Motif as a GUI tool under the X-windows environment. The effectiveness of the prototype paned layout system was examined by a case study.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 가을 학술발표논문집 Vol.30 No.2 (1)
• /
• pp.337-339
• /
• 2003

본 논문은 내장형 시스템의 전력 감소를 위해 사용되는 과거 사용량 기반의 DVS의 단점 인 응용 프로그램의 수행 성능 저하를 보상하기 위해, 운영체제의 스케줄러에서 제공하는 태스크의 미래정보를 이용하는 기법을 제안한다. 대표적 내장형 운영체제인 WinCE.net에서의 스케줄러는 제한된 자원의 효율적 관리를 위하여 동일 응용프로그램의 태스크들을 관리하면서 다음 태스크 시행시간 정보를 갖게 된다. 이러한 룩 어헤드(look ahead)정보와 과거사용량기법을 혼합한 혼합예측기법이 실제 내장형 시스템에서 전력소비를 감소시키며 응용프로그램의 수행 성능보상을 할 수 있음을 보인다.

• 대한산업공학회지
• /
• 제25권4호
• /
• pp.421-436
• /
• 1999

It is discussed how to locate idle vehicles of AGVS considering dynamically changing situation. Several positioning methods are suggested including static positioning, dynamic positioning with time-independent pickup probabilities, dynamic positioning with time-dependent pickup probabilities, and dynamic positioning with a look-ahead capability. These positioning strategies are compared with each other by a simulation experiment.

• 한국통신학회논문지
• /
• 제30권7B호
• /
• pp.433-439
• /
• 2005

본 논문에서는 무선 통신시스템에서 클래스간 비례지연 서비스를 위한 Flow Based Waiting Time Priority (FB-WTP) 스케쥴러를 제안한다. 기존의 스케쥴러는 클래스 단위로 동작하는 유선망의 구조를 그대로 사용하나, 제안된 FB-WTP 스제쥴러는 이와 달리 플로우 단위로 동작을 하며, 네트웍크 운영자가 입력한 클래스간 목표 큐잉 지연 비율은 기존 알고리즘과 같이 거의 동일하게 만족 시키면서도 클래스별 평균 큐잉 지연 성능은 월등히 향상 되었다. 이것은 각 플로우의 채널 환경이 동적으로 변화는 무선 환경에서 FB-WTP는 다중 플로우 다이버시티 효과를 최대한 이용 하기 때문이다. 또한 기존 알고리즘들에서 발생 할 수 있는 HOL 패킷 블록킹 문제가 발생하지 않는다. 성능평가를 위한 모의 실험에서 다중 채널 상태를 고려한 Look-ahead Waiting Time Priority (LWTP) 스케줄링 알고리즘과의 비교 분석으로 제안한 FB-WTP가 클래스간 목표 큐잉 지연 비율을 만족 시킬뿐만 아니라 LWTP에 비해 클래스별 평균 큐잉 지연 특성이 향상됨을 보였다.

• 한국통신학회논문지
• /
• 제27권3C호
• /
• pp.256-262
• /
• 2002

본 논문에서는 sign estimation technique (3)을 기초로 한 radix-4 모듈라 곱셈 알고리즘을 제안한다. Sign estimation technique은 carry와 sum의 형태로 표현되는 수에서 부호를 알아내는 것이다. 이 방법은 5비트 carry look-ahead adder로 구현이 가능하다. RSA와 같은 암호화 시스템에서는 모듈라 곱셈이 하드웨어의 성능을 좌우한다. 제안한 알고리즘은 modulus가 n 비트인 경우, 모듈라 곱셈 수행시 일반적인 알고리즘의 약 반 클럭 (n/2+3) 사이클만 필요하다. 그래서 매우 큰수의 modulus 사용하는 RSA 암호시스템에서 모듈라 멱승 연산에 매우 효율적이다. 또한 모듈라 곱셈의 하드웨어 성능을 향상하기 위해, CSA (Carry Save Adder)의 맨 마지막 출력에 사용되는 CPA (Carry Propagation Adder) 대신 고속 덧셈기(7)를 사용하였다. 모듈라 멱승 계산이 n 클럭이 소요되는 RL binary 방법을 적용하여 1024 비트 데이터를 RSA 암호화하는데 n(n/2+3) 클럭 사이클만 소요된다.

• 한국항공우주학회지
• /
• 제40권11호
• /
• pp.979-987
• /
• 2012

본 논문에서는 무인전투기의 지형추종을 위한 궤적생성, 유도, 항법 알고리즘을 구현하고 이를 통합하였다. 적 방공망 제압과 같은 위험한 임무를 수행하는 무인전투기는 적의 대공방어망으로부터 생존성을 높이기 위해서 지면을 근접하여 비행하는 지형추종 알고리즘이 필수적으로 요구된다. 무인전투기가 지형추종 비행을 하기 위해서는 경로생성, 유도, 그리고 항법 분야 알고리즘이 통합되어야 한다. 본 논문에서는 항법 알고리즘으로 GPS가 교란된 상황을 대비하여 비선형 필터 기반의 지형참조 항법을 사용하였다. 경로생성을 위해 지형추종에 적합한 경로생성 기법으로 보로노이 다이어그램을 이용하여 적의 대공망을 회피하는 수평경로를 생성하고, Cubic Spline 기법을 사용하여 정해진 수평경로 상에서 지면과의 근접비행이 가능한 수직경로를 생성하였다. 유도 알고리즘으로 전방주시점 기반의 유도법칙인 Follow-the-Carrot 기법과 Pure Pursuit 기법을 사용하여 생성된 경로를 추종하게 하였다. 제안한 통합알고리즘의 성능을 검증하기 위하여 수치 시뮬레이션을 수행하였다.

• 대한전자공학회논문지SD
• /
• 제41권7호
• /
• pp.53-61
• /
• 2004

본 논문에서는 고속의 곱셈-누적 연산을 수행할 수 있는 새로운 MAC(Multiplier- Accumulator)의 구조를 제안하였다. 부분 곱의 생성을 위해서 1의 보수 기반의 고속 Booth 알고리즘(Modified Booth Algorithm, MBA)를 이용하였고 다수의 부분 곱을 더하기 위해서 CSA(Carry Save Adder)를 이용하였다. 부분 곱을 더하는 과정에서 Booth 인코딩 시 이용한 1의 보수 체계를 2의 보수 체계로 보상하고 이전 합과 캐리를 누적하는 연산을 수행하여 고속의 누적 연산이 가능한 구조를 제안한다. 또한 부분 곱의 덧셈에서 하위 비트들을 2 비트 CLA(Carry Look-ahead Adder)를 이용하여 연산함으로써 최종 덧셈기의 입력 비트수를 줄임으로써 전체적인 임계경로를 감소시켰다. 제안된 MAC을 JPEG2000을 위한 DWT (Discrete Wavelet Transform) 필터링 연산에 적용하여 고속의 디지털 신호처리가 가능함을 보였고 기존의 연구와 비교하여 향상된 성능을 보이는 것을 확인하였다.