• Title/Summary/Keyword: line memory

검색결과 454건 처리시간 0.025초

광대역 아날로그 이중 루프 Delay-Locked Loop (Wide Range Analog Dual-Loop Delay-Locked Loop)

  • 이석호;김삼동;황인석
    • 전자공학회논문지SC
    • /
    • 제44권1호
    • /
    • pp.74-84
    • /
    • 2007
  • 본 논문에서는 기존의 DLL 지연 시간 잠금 범위를 확장하기 위해 새로운 이중 루프 DLL을 제안하였다. 제안한 DLL은 Coarse_loop와 Fine_loop를 포함하고 있으며, 와부 클럭과 2개의 내부 클럭 사이의 초기 시간차를 비교하여 하나의 루프를 선택하여 동작하게 된다. 2개의 내부 클럭은 VCDL의 중간 출력 클럭과 최종 출력 클럭이며 두 클럭의 위상차는 $180^{\circ}$이다. 제안한 DLL은 일반적인 잠금 범위 밖에 있을 경우 Coarse_loop를 선택하여 잠금 범위 안으로 이전 시킨 후 Fine_loop에 의하여 잠금 상태가 일어난다. 따라서 제안한 DLL은 harmonic lock이 일어나지 않는 한 항상 안정적으로 잠금 과정이 일어날 수 있게 된다. 제안한 DLL이 사용하는 VCDL은 두 개의 제어 전압을 받아 지연 시간을 조절함으로 일반적인 다 적층 currentstarved 형태의 인버터 대신에 TG 트랜지스터를 이용하는 인버터를 사용하여 지연 셀을 구성하였다. 새로운 VCDL은 종래의 VCDL에 비하여 지연시간 범위가 더욱 확장되었으며, 따라서 제안한 DLL의 잠금 범위는 기존의 DLL의 잠금 범위보다 2배 이상 확장되었다. 본 논문에서 제안한 DLL 회로는 0.18um, 1.8V TSMC CMOS 라이브러리를 기본으로 하여 설계, 시뮬레이션 및 검증하였으며 동작 주파수 범위가 100MHz${\sim}$1GHz이다. 또한, 1GHz에서 제안한 DLL의 잠금 상태에서의 최대 위상 오차는 11.2ps로 높은 해상도를 가졌으며, 이때 소비 전력은 11.5mW로 측정되었다.

무인항공기에 장착된 UHF 모노폴 안테나의 최적 위치 및 형상 (Optimum Placement and Shape of UHF Monopole Antenna Mounted on UAV)

  • 최재원;김지훈;정을호
    • 전자공학회논문지
    • /
    • 제50권9호
    • /
    • pp.46-51
    • /
    • 2013
  • 본 논문에는 무인항공기에 장착된 UHF 안테나의 최적 위치 및 형상이 다양한 위치에서 EM 시뮬레이션을 통하여 분석되어져 있다. EM 시뮬레이션을 위하여 FEKO를 이용하였다. 시뮬레이션의 복잡도를 줄이고 분석시간과 메모리 이용도를 최소화하기 위하여 비행체의 복합체 구조를 레이돔 구조를 제외하고 PEC 모델로 간략화 하였다. 시뮬레이션은 무인항공기의 날개와 Ventral Fin 위치에서 수행되어 졌고, 안테나 형상은 모노폴, 다이폴, 굴곡형 모노폴 안테나들을 이용하였다. 모노폴 안테나가 비행체 날개에 장착될 경우, 오른쪽 날개와 왼쪽 날개에 각각 장착되어지기 위하여 두 개의 안테나가 필요하고, 이 두 개의 안테나들은 가시선 데이터링크 지상 안테나에 대한 무인항공기 날개 방향에 따라 전환되어져야 한다. 모노폴 안테나가 Ventral Fin에 장착될 경우, 가시선 데이터링크 지상 안테나에 대한 무인항공기 날개 방향에 상관없이 하나의 안테나로 운용 가능하다. 또한, 안테나 이득도 비행체에 의한 Blockage 감소로 개선되어진다. 안테나 이득은 굴곡형 모노폴 안테나를 이용하여 더욱 더 개선되어 진다. 결론적으로 무인항공기에 장착된 UHF 안테나의 최적 위치 및 형상은 굴곡형 모노폴 안테나를 Ventral Fin 아래에 장착하는 것이다.

웹기반의 치매 예방용 융합교육 프로그램 개발 (Convergent Web-based Education Program to Prevent Dementia)

  • 박경순;박재성;반금옥;김경옥
    • 한국콘텐츠학회논문지
    • /
    • 제13권11호
    • /
    • pp.322-331
    • /
    • 2013
  • 최신 정보기술(IT)을 이용하여 웹(web) 기반으로 동작하는 치매 예방용 융합교육 콘텐츠를 개발하는 것을 목적으로 하였다. 사전 준비단계로 치매관련 국내 외 문헌분석 및 산업체 요구분석을 통해 개발 범위를 규정하였고, 이를 근거로 프로그램을 작성하였다. 개선단계에서는 다양한 분야의 전문가들과 함께 수정 작업을 거쳐 프로그램의 완성도를 최대화 하였다. 본 프로그램 개발내용을 요약하면, 첫째, 통합교육 및 융합교육의 교육학적 이론과 관련 전문가로부터 타당성 검증을 통해 645지능계발 모형을 개발한 후 "사물을 가리어 판단할 만한 지각"을 뜻하는 순 우리말인 "가리사니" 모형이라 명명하였다. 둘째, 웹기반 좌뇌 훈련 융합교육으로 수리영역에 "길 찾기" 및 "선 잇기"와 언어영역에 "문자 찾기(I, II)" 프로그램을 개발하였다. 셋째, 웹기반 우뇌 훈련 융합교육으로 주의영역에 "나의 자동차 찾기" 및 "시각 훈련"과 인지영역에 "사물추리" 및 "그림비교" 프로그램을 개발하였다. 넷째, 웹기반 좌 우뇌 훈련 융합교육으로 공간지각영역에 "펜토미노" 및 "BQ마제"(Brain Quotient와 maze 합성어)와 기억영역에 "시각 훈련" 프로그램을 개발하였다. 다섯째, 연구결과를 종합하여 총 52주 차시의 영역별 융합교육 운영 프로그램을 제시하였다.

Prefetch R-tree: 디스크와 CPU 캐시에 최적화된 다차원 색인 구조 (Prefetch R-tree: A Disk and Cache Optimized Multidimensional Index Structure)

  • 박명선
    • 정보처리학회논문지D
    • /
    • 제13D권4호
    • /
    • pp.463-476
    • /
    • 2006
  • R-tree는 일반적으로 트리 노드의 크기를 디스크 페이지의 크기와 같게 함으로써 I/O 성능이 최적화 되도록 구현한다. 최근에는 주메모리 환경에서 CPU 캐시 성능을 최적화하는 R-tree의 변형이 개발되었다. 이는 노드의 크기를 캐시 라인 크기의 수 배로 하고 MBR에 저장되는 키를 압축하여 노드 하나에 더 많은 엔트리를 저장함으로써 성능을 높였다. 그러나, 디스크 최적 R-tree와 캐시 최적 R-tree의 노드 크기 사이에는 수십-수백 바이트와 수-수십 킬로바이트라는 큰 차이가 있으므로, I/O 최적 R-tree는 캐시 성능이 나쁘고 캐시 최적 R-tree는 디스크 I/O 성능이 나쁜 문제점을 가지고 있다. 이 논문에서는 CPU 캐시와 디스크 I/O에 모두 최적인 R-tree, PR-tree를 제안한다. 캐시 성능을 위해 PR-tree 노드의 크기를 캐시 라인 크기보다 크게 만든 다음 CPU의 선반입(prefetch) 명령어를 이용하여 캐시 실패 횟수를 줄이고, 트리 노드를 디스크 페이지에 낭비가 적도록 배치함으로써 디스크 I/O 성능도 향상시킨다. 또한, 이 논문에서는 PR-tree에서 검색 연산을 수행하는데 드는 캐시 실패 비용을 계산하는 분석 방법을 제시하고, 최적의 캐시와 I/O 성능을 보이는 PR-tree를 구성하기 위해, 가능한 크기의 내부 단말 노드, 중간 노드를 갖는 PR-tree 생성하여 성능을 비교하였다. PR-tree는 디스크 최적 R-tree보다 삽입 연산은 3.5에서 15.1배, 삭제 연산은 6.5에서 15.1배, 범위 질의는 1.3에서 1.9배, k-최근접 질의는 2.7에서 9.7배의 캐시 성능 향상이 있었다. 모든 실험에서 매우 작은 I/O 성능 저하만을 보였다.

블록 참조 패턴의 특성 분석과 자동 발견 (Characteristics and Automatic Detection of Block Reference Patterns)

  • 최종무;이동희;노삼혁;민상렬;조유근
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제26권9호
    • /
    • pp.1083-1095
    • /
    • 1999
  • 최근 처리기와 입출력 시스템의 속도 차이가 점점 커짐에 따라 버퍼 캐쉬의 효율적인 관리가 더욱 중요해지고 있다. 버퍼 캐쉬는 블록 교체 정책과 선반입 정책에 의해 관리되며, 각 정책은 버퍼 캐쉬에서 블록의 가치 즉 어떤 블록이 더 가까운 미래에 참조될 것인가를 결정해야 한다. 블록의 가치는 응용들의 블록 참조 패턴의 특성에 기반하며, 블록 참조 패턴의 특성에 대한 정확한 분석은 올바른 결정을 가능하게 하여 버퍼 캐쉬의 효율을 높일 수 있다. 본 논문은 각 응용들의 블록 참조 패턴에 대한 특성을 분석하고 이를 자동으로 발견하는 기법을 제안한다. 제안된 기법은 블록의 속성과 미래 참조 거리간의 관계를 이용해 블록 참조 패턴을 발견한다. 이 기법은 2 단계 파이프라인 방법을 이용하여 온라인으로 참조 패턴을 발견할 수 있으며, 참조 패턴의 변화가 발생하면 이를 인식할 수 있다. 본 논문에서는 8개의 실제 응용 트레이스를 이용해 블록 참조 패턴의 발견을 실험하였으며, 제안된 기법이 각 응용의 블록 참조 패턴을 정확히 발견함을 확인하였다. 그리고 발견된 참조 패턴 정보를 블록 교체 정책에 적용해 보았으며, 실험 결과 기존의 대표적인 블록 교체 정책인 LRU에 비해 최대 57%까지 디스크 입출력 횟수를 줄일 수 있었다.Abstract As the speed gap between processors and disks continues to increase, the role of the buffer cache located in main memory is becoming increasingly important. The buffer cache is managed by block replacement policies and prefetching policies and each policy should decide the value of block, that is which block will be accessed in the near future. The value of block is based on the characteristics of block reference patterns of applications, hence accurate characterization of block reference patterns may improve the performance of the buffer cache. In this paper, we study the characteristics of block reference behavior of applications and propose a scheme that automatically detects the block reference patterns. The detection is made by associating block attributes of a block with the forward distance of the block. With the periodic detection using a two-stage pipeline technique, the scheme can make on-line detection of block reference patterns and monitor the changes of block reference patterns. We measured the detection capability of the proposed scheme using 8 real workload traces and found that the scheme accurately detects the block reference patterns of applications. Also, we apply the detected block reference patterns into the block replacement policy and show that replacement policies appropriate for the detected block reference patterns decreases the number of DISK I/Os by up to 57%, compared with the traditional LRU policy.

고해상도 위성영상 모자이크를 위한 NDVI 특성을 이용한 접합선 추출 기법 (A Seamline Extraction Technique Considering the Characteristic of NDVI for High Resolution Satellite Image Mosaics)

  • 김지영;채태병;변영기
    • 대한원격탐사학회지
    • /
    • 제31권5호
    • /
    • pp.395-408
    • /
    • 2015
  • 고해상도 위성영상 모자이크는 두 장 이상의 위성영상을 공간적으로 합성하여 보다 넓은 단일 영상을 만드는 영상 처리 과정으로 원격탐사 분야에서 그 중요성이 날로 커지고 있다. 본 연구에서는 영상 모자이크 작업 시 요구되는 접합선 자동 추출기법과 이를 기반으로 한 모자이크 영상 제작 방법을 제시하였다. 대용량인 고해상도 위성영상에서 보다 빠르고 효율적인 접합선 추출하기 위해서, NDVI의 특성을 활용하여 빠르게 경계선을 추출하는 NDVI 기반 접합선 추출 알고리즘을 개발하였다. NDVI는 식생의 분포량 및 활동성을 나타내는 정규화 식생지수로 이를 활용하여 인공지역과 자연지역을 분리하여 초기 접합선을 추출하였다. Canny 에지 연산자를 적용하여 비용범위이미지를 생성하고, 초기 접합선을 기준으로 버퍼링 기법을 사용하여 범위 비용 이미지를 생성하였다. 다익스트라 알고리즘을 사용하여 접합선을 추출하고, 획득시기가 다른 인접영상간의 방사 왜곡을 줄이기 위하여 히스토그램 매칭을 수행하였다. KOMPSAT-2/3 위성영상을 이용한 실험결과, 두 영상의 기하학적 차이로 인한 시각적 불연속 특징이 감소됨을 확인할 수 있었고, 접합선 추출시 소요되는 연산시간이 감소되는 것을 확인할 수 있었다.

게르마늄 Prearmophization 이온주입을 이용한 티타늄 salicide 접합부 특성 개선 (Effects of the Ge Prearmophization Ion Implantation on Titanium Salicide Junctions)

  • 김삼동;이성대;이진구;황인석;박대규
    • 한국재료학회지
    • /
    • 제10권12호
    • /
    • pp.812-818
    • /
    • 2000
  • 본 연구에서는 Ge PAM이 선폭 미세화에 따른 C54 실리사이드화 및 실제 CMOS 트랜지스터 접합부에서의 각종 전기적 특성에 미치는 영향을, As PAM과의 비교를 통하여 관찰하였다. 평판 상에서 각 PAM 및 기판의 도핑 상태에 따른 Rs의 변화량을 측정하였으며, 각 PAM 방식은 기존의 살리사이드 TiSi$_2$에 비해 개선된 C54 형성 효과를 보였다. 특히, Ge PAM은 n+ 기판에서 As PAM보다 효과적인 실리사이드화를 보였고, 이 경우 XRB 상에서도 가장 강한 (040) C54 배향성을 나타내었다. ~0.25$\mu\textrm{m}$ 선폭 및 n+ 접합층에서 기존 방식에 비해 As과 Ge PAM은 각각 ~85,66%의 개선된 바저항을 보였으며, P+ 접합층에서는 As과 Ge PAM 모두 62~63% 정도의 유사한 Rs 개선 효과를 보였다. 콘택 저항에서도 각 콘택 크기 별로 바저항(bar resistance) 개선과 같은 경향의 PAM 효과를 관찰하였으며, 모든 경우 10 $\Omega$/ct. 이하로 양호한 결과를 보였다. 누설 전류는 area 형 패턴에서는 모든 공정 조건에서 <10E-14A/$\mu\textrm{m}^{2}$ 이하로, edge 형에서는 특히 P+ 접합부에서 As 또는 Ge PAM 적용 시 <10E-13 A/$\mu\textrm{m}^{2}$ 이하로 다소 누설 전류를 안정화시키는 결과를 보였다. 이러한 결과는 XTEM에 의해 관찰된 바 Ge PAM 적용 시 기존의 경우에 (PAM 적용 안한 경우) 비해 유사한 평활도의 TiSi$_2$박막 형상과 일치하였으며, 또한 본 실험의 Ge PAM 이온주입 조건이 접합층에 손상을 주지 않는 범위에서 적정화되었음을 제시하였다

  • PDF

부호책 제한을 가지는 표본 적응 프로덕트 양자기를 이용한 1차 마르코프 과정의 고 전송률 양자화 (High Bit-Rates Quantization of the First-Order Markov Process Based on a Codebook-Constrained Sample-Adaptive Product Quantizers)

  • 김동식
    • 대한전자공학회논문지SP
    • /
    • 제49권1호
    • /
    • pp.19-30
    • /
    • 2012
  • 디지털 신호의 양을 줄이기 위한 손실 소스 부호화에서 양자화는 필수적이다. 이때 보다 효율적인 양자화를 위해서는 벡터양자기(vector quantizer: VQ)를 사용하는데, 벡터의 차수 또는 전송률이 올라감에 따라 VQ의 부호화 복잡도는 기하급수적으로 증가한다. 이를 보완하기 위하여 여러 변형된 VQ가 제안되어 있다. 이러한 변형된 VQ의 일종으로 표본 적응 프로덕트 양자기(sample-adaptive product quantizer: SAPQ)가 있는데, 벡터의 차수를 줄여서 부호화 복잡도를 줄일 수 있는 프로덕트 VQ(product VQ: PQ)와 유사한 구조를 가지지만, 일반 PQ보다 더 좋은 성능을 가지면서 일반 VQ보다는 부호화 복잡도가 낮고 부호책을 위한 메모리의 크기도 작은 일종의 구조적 제한을 가지는 VQ이다. 이러한 SAPQ 중에서 부호책의 구조가 양자화 공간의 대각선에 대칭 형태를 가지는 단순한 형태의 1-SAPQ가 있는데, 이러한 1-SAPQ의 성능은 동일한 분포를 가지며 서로 독립인 입력에 좋은 성능을 보인다. 본 논문에서는 1-SAPQ를 1차 마르코프 과정에 대하여 설계하고 그 성능을 평가하였다. 효율적인 1-SAPQ의 설계를 위하여 초기 부호책 설계 알고리듬을 제안하였으며, 수치해석을 통하여 1-SAPQ는 비슷한 부호화 복잡도를 가지는 VQ보다 좋은 성능을 보임을 보였다. 또한 DPCM(differential pulse coded modulation) 기법에 Lloyd-Max 양자화를 사용한 경우의 성능에 근접함을 보였다.

NMF와 LDA 혼합 특징추출을 이용한 해마 학습기반 RFID 생체 인증 시스템에 관한 연구 (A Study on the RFID Biometrics System Based on Hippocampal Learning Algorithm Using NMF and LDA Mixture Feature Extraction)

  • 오선문;강대성
    • 대한전자공학회논문지SP
    • /
    • 제43권4호
    • /
    • pp.46-54
    • /
    • 2006
  • 최근 각종 온라인 상거래 및 개인 신분카드 이용이 늘어나면서 개인 인증의 중요성이 부각되고 있다. RFID(Radio Frequency Identification) tag가 내장된 개인 신분 카드가 점차 증가하고 있지만, 본인의 인증을 할 수 있는 방법이 미비하기 때문에, 자동화 할 수 있는 대책이 시급하다. RFID tag는 현재 메모리 용량이 매우 작기 때문에, 개인의 생체정보를 저장하기 위해서는 효율적인 특징추출 방법이 필요하며, 저장된 특징들을 비교하기 위해서는 새로운 인식방법이 필요하다. 본 논문에서는 인간의 인지학적인 두뇌 원리인 해마 신경망을 공학적으로 모델링하여 얼굴 영상의 특징 벡터들을 고속 학습하고, 각 영상의 최적의 특정을 구성할 수 있는 해마 신경망 모델링 알고리즘을 이용한 개인생체 인증 시스템에 관한 연구를 수행하였다. 시스템은 크게 NMF(Non-negative Matrix Factorization)와 LDA(Linear Discriminants Analysis) 혼합 알고리즘을 이용한 특징 추출 부분과 해마신경망을 모델링하고 인식 성능을 실험하는 것으로 구성 되어 있다. 제안한 시스템의 성능을 평가하기 위하여 실험은 표정변화와 포즈변화가 포함된 이미지를 각각 구분하여 인식률을 확인하였다. 실험 결과, 본 논문에서 제안하는 특정 추출 방법과 학습 방법을 다른 방법들과 비교하였을 때, 학습시간비용과 인식률에서 우수함을 확인하였다.

멀티미디어 프로세서 구현에 사용되는 메모리를 줄이기 위한 저 복잡도의 영상 압축 알고리즘 (A Low-Complexity Image Compression Method Which Reduces Memories Used in Multimedia Processor Implementation)

  • 정수운;김이랑;이동호
    • 전자공학회논문지CI
    • /
    • 제41권1호
    • /
    • pp.9-18
    • /
    • 2004
  • 본 논문은 최근 많은 관심이 되고 있는 멀티미디어 프로세서 구현에 사용되는 메모리를 줄일 수 있는 성능이 우수하면서 하드웨어적으로 쉽게 구현이 가능한 영상 압축 알고리즘을 제안한다. 특히 고화질 영상을 처리하는 멀티미디어 프로세서는 영상 프레임을 저장하기 위하여 외부에 많은 양의 프레임 메모리를 사용하며, 또한 대부분의 프로세서에서 저 대역 필터와 같은 선형 필터를 구현하기 위하여 많은 양의 라인 메모리를 프로세서 안에 포함한다 이러한 메모리들은 멀티미디어 프로세서를 구현하는데 있어서 많은 비중을 차지하기 때문에, 만약 화질의 손상이 없으면서 이러한 메모리를 대폭 줄일 수 있다면 프로세서의 경쟁력을 높일 수가 있다. 기존의 JPEG과 같은 표준 압축 방법은 2차원 블록 단위로 처리하고 구현하기에 복잡하기 때문에 멀티미디어 프로세서에서 요구하는 래스터 스캔 입출력을 갖는 용도에는 적합하지가 않다. 본 논문에서는 래스터 스캔의 입출력을 위해 1${\times}$8 블록 단위로 처리하고 하드웨어적으로 쉽게 구현하고 압축 효율을 높이기 위해 Hadamard 변환을 이용하고, 변환된 계수의 특성을 분석하여 그에 따라 적응적으로 thresholding을 적용한 후 양자화를 하였다. 모의실험을 통해 메모리를 반으로 줄였을 때 기존의 압축 방법과 성능을 비교하였으며, 하드웨어의 구현을 통해 멀티미디어 프로세서를 구현하는데 있어서 어느 정도 경쟁력을 높일 수 있는 지를 분석하였다.