• 대한전자공학회논문지TC
• /
• 제48권2호
• /
• pp.95-104
• /
• 2011

본 논문에서는 complementary 나선형 공진 구조와 인터디지털 구조 기반의 메타물질 전송 선로가 전압 제어 발진기의 위상 잡음을 줄이기 위해서 제안되었다. 이와 같은 메타물질 전송 선로는 접지 면에 식각된 complementary 나선형 공진 구조의 배열과 신호 면의 인터디지털 전송 선로를 적용하여 구현되었다. 신호 면의 인터디지털 전송 선로는 인터디지털 구조가 없는 일반적인 전송 선로보다 더 높은 공진 Q 특성을 얻기 위해서 사용되었다. 제안된 메타물질 전송 선로의 공진 특성과 Q 특성의 고유 포화 특성이 신호 면의 전송 선로의 폭, complementary 나선형 공진 구조의 크기, complementary 나선형 공진 구조 사이의 전류 방향, complementary 나선형 공진 구조의 단위 셀 쌍의 수를 변화시킴으로써, 그리고 인터디지털 구조의 유무에 의해서 분석되어졌다. 제안된 전압 제어 발진기의 위상 잡음과 주파수 조절 범위는 -127.50~-125.33 dBc/Hz @ 100 kHz와 5.744~5.852 GHz이다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2003년도 종합학술발표회 논문집 Vol.13 No.1
• /
• pp.278-282
• /
• 2003

The rapid growth of wireless and mobile communications has stimulated the development of multilayer filter technology. In this paper, one type of aperture-coupled microstrip interdigital-loop resonators in a multilayer structure are proposed and investigated for the applications to the design of a new class of compact microstrip bandpass filter. The new filter configuration consists of two arrays of microstrip interdigital-loop resonators that can be coupled through the apertures on the common ground plane. Depending on the arrangement of the apertures, different filtering characteristics can easily be realized. The results of measurement are almost similar to those of simulation.

• 마이크로전자및패키징학회지
• /
• 제11권1호
• /
• pp.71-76
• /
• 2004

무선 이동 통신에 응용할 수 있는 소형의 집적된 형태의 여파기를 LTCC기술과 인터디지털 커패시터 (Interdigital capacitor)를 가진 컴라인 타입(Combline type)의 구조를 이용해 구현했다. 또한 T 패턴을 가지는 마이크로스트립(Microstrip)타입의 공진기를 이용해 LTCC 기판의 전기적 성능을 측정했다. 구현된 여파기는 인터디지털과 컴라인 구조를 이용해 2.7mm${\times}$2.03mm의 비교적 소형으로 구현할 수 있었고 5.09 GHz의 중심주파수에서 1.8 dB의 삽입손실, 37.6 dB의 반사손실, 그리고 280 MHz의 대역폭을 가졌다. 제안된 여파기는 작은 크기와 간단한 구조로 인해 여러 가지 LTCC기판의 집적형 여파기로 응용될 수 있을 것이다.

• 전기학회논문지
• /
• 제62권12호
• /
• pp.1706-1711
• /
• 2013

This paper presents the filter of a resonator comprising a shorted open gap ring(SOGR) and interdigital lines. The proposed filter has the ultra wideband characteristic operating from 3 GHz to 10.5 GHz. In order to achieve the remarkable improvement in the size-reduction of the overall filter structure, only one cell of the SOGR with the inter-digital lines is adopted. It is shown that this filter has the size of $18mm{\times}15mm$ using a metamaterial, the fractional bandwidth over 100%, the insertion loss much less than 1dB, an acceptable return loss performance in the results.

• Journal of electromagnetic engineering and science
• /
• 제15권1호
• /
• pp.31-36
• /
• 2015

The design of a new compact band-pass filter is proposed, which is based on the microstrip composite right- and left-handed transmission- line (CRLH-TL) structure. Particularly, the interdigital coupled (IDC) lines of the CRLH geometry are proposed to be parted by inserting open stubs to meet the specifications on the passband. In addition, there is another pair of stubs to complete the design in a limited space. These are considered in the TL-based analysis and the design parameters are calculated by genetic algorithm optimization. The measurement is shown to be acceptable and agreeable with the circuit and electromagnetic field simulations. In addition, the zerothorder resonance (ZOR) phenomenon is verified.

• 한국항행학회논문지
• /
• 제25권1호
• /
• pp.90-95
• /
• 2021

본 논문에서는 chipless RFID (radio frequency identification) 태그용 고감도 소형 공진기의 설계 방법을 제안하였다. 제안된 고감도 소형 공진기는 기존의 전계-결합(ELC; electric field-coupled) 공진기에서 커패시터 모양의 스트립 구조 대신에 인터디지털-커패시터(IDC; interdigital-capacitor) 구조를 사용하였다. IDC 구조의 극판 길이가 기존의 커패시터 모양 구조 보다 더 길어 공진기의 등가 커패시턴스가 더 커지고, 이로 인해 레이다 단면적(RCS; radar cross section)의 공진 피크 주파수를 낮출 수 있다. 정사각형 루프의 길이와 스트립의 폭이 같은 두 공진기를 두께 0.8 mm의 RF-301 기판에 제작하였다. 실험 결과, ELC 공진기는 bistatic RCS의 공진 피크 주파수와 값은 4.305 GHz와 -30.39 dBsm이었다. 제안된 IDC 공진기의 경우 bistatic RCS의 공진 피크 주파수와 값은 3.295 GHz와 -36.91 dBsm이었다. 따라서 측정 공진 피크 주파수를 기준으로 공진기 크기가 23.5% 정도 소형화되었다.

• 한국항해항만학회지
• /
• 제31권5호
• /
• pp.415-420
• /
• 2007

본 논문에서는 새로운 구조의 사각 링과 깍지 낀 용량성 급전구조를 이용한 마이크로스트립 패치 대역통과필터를 설계 및 제작하였다. 필터의 크기를 줄이고 IEEE 802. 11에 부합하는 Wireless LAM영역(2.45GHz and 5.2GHz)에서 동작할 수 있도록 하기 위해서 패치 구조에 서 변형된 사각 링과 깍지 낀 용량성 급전구조를 적용하였다. 그 결과 설계와 제작이 간단하여 RF(Radio Frequency) 필터로 많이 사용되고 있는 병렬 끝단 결합 마이크로스트립 대역통과필터(Parallel Edge-coupled Microstrip Bandpass Filter)의 최소 단수로 계산되어진 회로에 비하여 60%이상의 크기 감소 효과를 가져왔다. 제작된 필터의 측정 결과, 중심주파수는 2.408GHz와 5.075GHz로 약간씩 하향되었으며, 입력 반사계수는 2.408GHz에서 -39.169dB, 5.075GHz에서 -40.922dB를 나타내었으며, 삽입손실은 2.408GHz에서 -0.437dB, 5.075GHz에서 -1.669dB로 매우 좋은 특성을 얻었다.

• KIEE International Transactions on Electrophysics and Applications
• /
• 제4C권6호
• /
• pp.300-305
• /
• 2004

In this paper, new design equations based on the pole-zero analysis for multi-layered interdigital stripline linear group delay bandpass filter with tap input ports are presented. As a design example, a four-pole group delay filter with center frequency of 2.14GHz, bandwidth of 160MHz, and group delay variation of $\pm$0.1nS for LTCC technology or multilayered PCB technology is designed. In the design process, it is not necessary to simulate the entire structure, as the simulation of half structures is sufficient. Good results can be attained after the optimizing process was performed three times using the proposed equations and a commercial EM simulator.

• 한국전자파학회지:전자파기술
• /
• 제2권2호
• /
• pp.3-10
• /
• 1991

GaAs FET초고주파 증폭기의 DC 블럭용으로 사용되는 칩 커페시터 대신 DC블럭 및 임피던스 변환 성질을 가진 DC block/transformer(비대칭 2선 마이크로스트립 선로 및 까지낀 3선 마이크로스트립 선로)를 사용한 초고주파 증폭기의 새로운 구성 방법을 제시하였다. 새로운 구성을 갖는 초고주파 증폭기의 대역 특성은 평탄하며 대역폭이 3.5(BHz)인 광대역 특성을 얻으 수 있었다. 초고주파 증폭기에 사용된 깍지낀 3선 마이크로스트리 결합 선로는 DC블럭 기능과 함께 임피던스 정합 역할을 할 수 있는 큰 장점을 가지고 있다.

• 한국항해항만학회지
• /
• 제31권9호
• /
• pp.759-762
• /
• 2007

A novel miniaturized CMOS C-Band bandpass filter based on diagonally end-shorted coupled lines and interdigital capacitors is proposed. The utilized coupled lines structure reduced the configuration in size, as small as a few degrees. Moreover, the characteristic of interdigital capacitor, relatively high Q and good capacitance tolerance, accounts for the satisfied performance of this new filter. A two-stage bandpass filter was designed and fabricated with chip surface area only $1.02{\times}1.4\;mm^2$.