• 한국정보전자통신기술학회논문지
• /
• 제15권3호
• /
• pp.189-197
• /
• 2022

고성능 컴퓨팅 기술이 발달하고 수치 모델 방식이 고도화됨에 따라 더욱 우수한 기상예보를 진행할 수 있게 되었다. 본 논문에서는 SCAM 기상 모델에 대하여 컴파일 시간을 제외한 모델 수행시간에 대한 성능 향상을 끌어내는 것이 목적이다. 따라서, 기존의 Intel Fortran Compiler를 이용하여 수행된 모델을 PGI Fortran Compiler로 변경하였다. 이를 위해 시스템 환경 변수 재설정, 컴파일 옵션 조정, 관련 의존성 SW 및 라이브러리 설치 그리고 소스 코드를 수정하였다. 또한, 본 논문에서 제안한 PGI Compile with OpenACC 방법을 제시하고 적용하였다. 그 결과 러닝 시간의 경우 기존 Intel에서 PGI로 컴파일러가 변경되면, 러닝 시간의 경우 6.08%의 성능 향상이 되었으며, OpenACC를 추가로 적용할 경우, 기존 대비 43.05%의 성능 향상을 보여준다. 이는 본 논문에서 제안한 SCAM모델에서 PGI Compile with OpenACC 방법이 우수한 성능을 보여줄 수 있음을 입증한다.

• 한국차세대컴퓨팅학회논문지
• /
• 제13권4호
• /
• pp.7-18
• /
• 2017

현대사회에서 가장 중요한 에너지원 중 하나인 전력 에너지는 적절한 수요 공급 조절이 매우 중요하다. 하지만 수요 예측을 위해 필요한 전력데이터는 전력 사용자의 행위에 대한 정보가 포함 될 수 있어, 이를 분석할 경우 프라이버시 침해 문제로 이어질 수 있다. 이에 본 논문에서는 사용자의 전력 사용 정보에 회귀 분석을 적용하여 사용자의 향후 전력 사용량을 예측하되, Intel SGX가 제공하는 안전한 실행 환경 상에서 이를 수행함으로써 사용자의 전력 사용 정보를 안전하게 보호하는 방법을 제안한다. 다양한 차수의 회귀 관계식에 대한 실험을 수행하여 오차를 최소로 하는 회귀 관계식을 선정하였으며, 제안하는 방법을 이용하면 프라이버시 보호 기능을 제공하는 기존의 전력 수요 예측 방법보다 낮은 평균오차율을 보임을 확인하였다.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 2002년도 종합학술발표회논문집
• /
• pp.11-15
• /
• 2002

현재 공통평가기준을 이용하여 작성된 대부분의 파이어월과 VPN, 스마트 카드의 보호 프로파일의 기능요구사항에 영역분리기능이 포함되어 있다. 공통평가기준의 영역분리기능은 미국 국방성 운영체제 평가 기준인 TCSEC이 요구하는 보증수단에서 유래하였다. 8086프로세서는 리얼 모드라는 세그멘테이션 메커니즘을 처음으로 이용하여 향상된 메모리 주소관리를 제공하고 있으며, 80$\times$86은 리얼 모드이외에 보호모드를 제공하여 시스템 영역과 응용프로그램영역을 분리시킬 수 있는 메커니즘을 제공한다. 인텔 80$\times$86 프로세서의 구조적인 발전을 이용하여 구현된 Trusted OS는 링 상태(ring state)라고 알려져 있는 영역 분리기능을 제공하여 시스템의 영역을 응용 프로그램 영역으로부터 보호하는 메커니즘을 구현하고 보증하고 있다. 단 논문에서는 인텔 마이크로 프로세서 8086과 80$\times$86의 구조와 메모리 관리방법을 고찰하여 8086과 비교한 80$\times$86의 발전된 보호모드 메커니즘을 연구하여 시스템영역을 보호할 수 있는 영역분리 메커니즘을 연구하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
• /
• pp.91-93
• /
• 2002

본 논문은 RISC CPU인 Intel StrongARM SA-1100을 기반으로 하는 실시간(Real-Time) 운영체제를 설계한 내용을 설명하고 있다. 본 논문에서 구현된 운영체제는 태스크들이 우선순위 기반으로 저리되는 선점형 스케줄링 방식을 채택함으로써 실기간 운영체제의 주요 특징인 시간 결정성(determinism)을 보장하도록 하였다. Intel StrongARM SA-1100은 고성능(High Performance), 저전력(Low Power)의 장점 때문에 모바일(Mobil) 환경에서 많이 사용되고 있다. 본 논문은 Intel StrongARM SA-1100 CPU를 타겟으로 시간 결정성이 보장되도록 멀티 태스킹(Multitasking)과 ITC(InterTasking Communication)를 설계하고 구현한 내용에 대해 설명하고 있다.

• Journal of Information Processing Systems
• /
• 제13권2호
• /
• pp.204-214
• /
• 2017

Artificial intelligence, especially deep learning technology, is penetrating the majority of research areas, including the field of bioinformatics. However, deep learning has some limitations, such as the complexity of parameter tuning, architecture design, and so forth. In this study, we analyze these issues and challenges in regards to its applications in bioinformatics, particularly genomic analysis and medical image analytics, and give the corresponding approaches and solutions. Although these solutions are mostly rule of thumb, they can effectively handle the issues connected to training learning machines. As such, we explore the tendency of deep learning technology by examining several directions, such as automation, scalability, individuality, mobility, integration, and intelligence warehousing.

• 한국컴퓨터산업학회논문지
• /
• 제2권9호
• /
• pp.1239-1244
• /
• 2001

클러스터시스템의 표준 고속통신구조로서 Virtual Interface Architecture (VIA)가 일반적으로 제안되어진다. 그러나 현재 VIA 및 Virtual Interface Provider Library (VIPL)의 사양은 POSIX의 정해진 Fork 나 시그널 기능에 응답하는 규정이 없거나, 디스크립터가 잘못 규정되어지는 등, Windows OS와 Intel 아키텍처의 CPU에만 적합하도록 되어 있는 부분이 있다. 본 논문에서는 OS와 CPU 아키텍처의 중립적인 시각에서 VIA 및 VIPL의 문제점을 명확화하고, 다른 OS나 CPU에의 상용화를 목적으로 하는 해결 방식을 제안한다.

• 한국정보시스템학회지:정보시스템연구
• /
• 제14권3호
• /
• pp.97-104
• /
• 2005

The paper proposes an implementation architecture of DiffServ-over-MPLS traffic engineering (TE) on Intel IXP2400 network processor using Intel IXA SDK 4.0 Framework. Program architecture and functions are described. Also fast and scalable range-match classification scheme is proposed for DiffServ-over-MPLS TE that has been integrated with functional blocks from Intel Microblocks library. Performance test shows that application can process packets at approximate data rate of 3.5 Gbps. The proposed implementation architecture of DiffServ-over-MPLS TE on Network processor can provide guaranteed QoS on high-speed next generation Internet, while being flexible and easily modifiable.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 D
• /
• pp.2684-2686
• /
• 2001

In order to utilize cache in multiprocessor system, cache coherence problem must be handled. Central directory scheme is one of hardware-assisted cache coherence solutions. The goal of this paper was not only to propose some special methods needed to apply central directory scheme to the specific multiprocessor system based on Intel486 microprocessors but also to design central directory unit for cache coherence of the target system. The problems of arbitrating several requests from processors, storing the cache information, and generating control signals for cache line fill and snoop cycle were solved.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2006년도 추계학술대회 논문집
• /
• pp.301-302
• /
• 2006

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2006년도 추계학술대회 논문집
• /
• pp.299-300
• /
• 2006