• Journal of Semiconductor Engineering
• /
• 제1권1호
• /
• pp.1-12
• /
• 2020

Handling precise timing in high-speed transceivers has always been a primary design target to achieve better performance. Many different approaches have been tried, and one of those is utilizing the beneficial nature of injection locking. Though the phenomenon was not intended for building integrated circuits at first, its coupling effect between neighboring oscillators has been utilized deliberately. Consequently, the dynamics of the injection-locked oscillator (ILO) have been explored, starting from R. Adler. As many aspects of the ILO were revealed, further studies followed to utilize the technique in practice, suggesting alternatives to the conventional frequency syntheses, which tend to be complicated and expensive. In this review, the historical analysis techniques from R. Adler are studied for better comprehension with proper notation of the variables, resulting in numerical results. In addition, how the timing jitter or phase noise in the ILO is attenuated from noise sources is presented in contrast to the clock generators based on the phase-locked loop (PLL). Although the ILO is very promising with higher cost effectiveness and better noise immunity than other schemes, unless correctly controlled or tuned, the promises above might not be realized. In order to present the favorable conditions, several strategies have been explored in diverse applications like frequency multiplication, data recovery, frequency division, clock distribution, etc. This paper reviews those research results for clock multiplication and data recovery in detail with their advantages and disadvantages they are referring to. Through this review, the readers will hopefully grasp the overall insight of the ILO, as well as its practical issues, in order to incorporate it on silicon successfully.

• 한국항행학회논문지
• /
• 제3권1호
• /
• pp.1-12
• /
• 1999

레이다에서 위상측정을 위해서는 송신신호의 위상에 동기된 안정된 신호를 발생하는 코히어런트 발진기(Coherent Oscillator, COHO)가 필요하다. 본 논문에서는 마그네트론에서 발생하는 송신 펄스 신호에 위상동기된 60 MHz의 안정된 신호를 발생하는 COHO Unit를 개발하였다. 송신 펄스의 일부분을 이용하여 ILO(Injection Locking Oscillator)에서 송신펄스에 위상동기된 신호를 발생한다. 게이트 회로, ILO, 완충증폭기, 펄스발생기 등으로 구성된 레이다 COHO를 설계, 제작하여 성능을 검증하였다.

• 한국전자파학회논문지
• /
• 제22권3호
• /
• pp.292-298
• /
• 2011

본 논문에서는 전압 제어 특성을 이용하여 광대역에서 사용 가능한 주입 동기 발진기를 제안하였다. 주입 동기 발진기의 공진 회로에 바렉터 다이오드를 포함시켜 다이오드의 바이어스 전압을 제어하여 자유 발진 주파수를 가변 가능하도록 하였으며, 이를 통해 주입 동기 신호의 입력 레벨이 낮더라도 광대역에서 동작이 가능하도록 하였다. 제안된 주입 동기 발진기는 0.8 mm 두께를 갖는 FR-4 기판을 사용하여 제작되었으며, 0~5 V의 제어 전압을 주어졌을 때, 자유 발진 주파수는 2.39~2.52 GHz로 가변이 가능하였다. 주파수 고정시 -10 dBm의 입력 신호 레벨에서 주파수 동기 범위가 50 MHz 이상이며, 주파수 가변을 통해 -30 dBm의 낮은 주입 신호레벨에서 90 MHz의 주파수 동기 범위를 얻을 수 있었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권6호
• /
• pp.860-866
• /
• 2016

An injection-locked ring phase-locked loop (ILRPLL) using a charge-stored complementary switch (CSCS) injection technique is described in this paper. The ILRPLL exhibits a wider lock range compared to other conventional ILRPLLs, owing to the improvement of the injection effect by the proposed CSCS. A frequency calibration loop and a device mismatch calibration loop force the frequency error to be zero to minimize jitter and reference spur. The prototype chip fabricated in 65-nm CMOS technology achieves a $285-fs_{rms}$ integrated jitter at GHz from the reference clock of 52 MHz while consuming 7.16 mW. The figure-of-merit of the ILRPLL is -242.4 dB.

• 한국전자파학회논문지
• /
• 제15권2호
• /
• pp.152-158
• /
• 2004

Subharmonic injection locking 방식을 이용하여 디지털 위성방송 시스템의 신호원으로 사용될 수 있는 낮은 위상 잡음과 우수한 전력 효율을 갖는 X-band 주파수 합성기를 설계, 제작하였다. 주파수 합성기는 위상 고정 발진기의 역할과 동시에 고조파 발생기로 동작하는 1.75 GHz의 주 발진기(master발진기)와 10.5 GHz 부 발진기(slave 발진기)로 구성되어 있다. PLL 방법을 적용하여 구성된 1.75 GHz 주 발진기는 능동부를 형성하는 트랜지스터와 버퍼 증폭기의 역할을 하는 BJT 트랜지스터를 직렬 연결하여 사용하였는데 첫 단은 위상고정 발진기의 역할을 하고 둘째 단은 45 GHz의 차단 주파수(cutoff frequency)를 갖는BJT를 사용함으로써 고조파 발생기로 동작하게 하여 안정적으로 Injection Locking 될 수 있도록 인가될 신호인 6차 고조파의 크기를 충분히 크게 발생시키도록 하였다. 고조파 발생기로부터 발생한 6차 고조파는 뒤에 위치한 약 45 dB 이득을 갖는 증폭기로 동작하는 부 발진기에 인가되어 Injection Locking 된다. 이러한 특성을 갖는 회로 구조를 이용하여, ILO 방식을 이용함으로 얻는 간단한 회로 구조와 낮은 위상 잡음 특성은 물론 보다 우수한 전력 효율을 갖는 10.5 GHz 주파수 합성기를 설계 제작하였다. 제작된 10.5 GHz 주파수 합성기는 7.4 V/49 mA,-0.5 V/4 mA의 전력 소모와 4.53 dBm의 출력 전력, 그리고 10 kHz와 100 kHz 이격 주파수에서 각각 -95.09 dBc/Hz와-108.90 dBc/Hz의 위상 잡음 특성을 얻었다.