• 전자공학회논문지T
• /
• 제36T권3호
• /
• pp.94-100
• /
• 1999

본 논문은 멀티미디어 환경에서 디지털 시스템의 이론 및 실습이 하나의 통합된 기능을 제공하는 코스웨어를 구현하였다. 디지털 시스템 해석, 설계 이론 및 하드웨어 기술 언어 이해를 제공하는 이론 영역과 이를 직접 실습 할 수 있는 실습 영역으로 구성되어 있으며, 이론 영역에서는 디지털 시스템의 기본 소자에서 설계를 하드웨어 언어의 표현 방법을 브라우져를 통하여 익힐 수 있는 환경이 제공되며, 실습 영역에서는 실습에 필요한 도구의 설정, 디지털 시스템 실습 및 디지털 시스템의 합성 실습 환경을 사운드 이미지 및 동영상으로 제공한다. 또한 구현한 디지털 시스템 코스웨어 도구의 정상적인 운용을 인증 받기 위해 한국컴퓨터 연구조합에서 주관하는 인증 시험을 거쳐 본 도구의 신뢰성을 인정받았다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1987년도 전기.전자공학 학술대회 논문집(II)
• /
• pp.1577-1580
• /
• 1987

This paper proposes a gate and functional level logic simulator which can be run on XENIX O.S. The simulator has hierarchical structure including Hardware Description Language compiler, Waveform Description Language compiler, and Simulation Command Language compiler. The Hardware Description Language compiler generates data structure composed of gate structure, wire structure, condition structure, and event structure. Simulation algorithm is composed of selective trace and event-driven methods. To improve simulation speed, Cross Referenced Linked List Structure ia defined in building the data structure of circuits.

• 한국사이버테러정보전학회:학술대회논문집
• /
• 한국사이버테러정보전학회 2004년도 제1회 춘계학술발표대회
• /
• pp.59-64
• /
• 2004

본 논문에서는 SEED와 Triple-DES 알고리즘을 구현하는 통합 대칭키 암호칩을 설계하고 구현하였다. 시스템 설계 기술 언어인 VHDL(VHSIC Hardware Description Language)로 설계하였으며, 다양한 분야에 응용할 수 있도록 4가지 동작 모드를 지원한다. 자일링스(Xilinx)사의 Virtex-E XCV2000E BG560을 대상으로 설계하였으며 Xilinx Foundation Series 3.li을 이용하여 기능 시뮬레이션과 타이밍 시뮬레이션을 통해 FPGA 구현 시 데이터의 암호화 복호화 결과를 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.819-822
• /
• 2003

This paper defines an algorithmic description language in cycle-accurate level which can be used to design hardware components. The proposed language is less complex and more flexible than VHDL language. In that the language includes C-like control flow descriptions and brief timing information(i.e. clock cycle boundaries) indicated by 'wait_edge' statements. We generate RTL VHDL codes from the descriptions. The proposed language requires only 10～30% of the # of lines to describe the same functionality compared with RTL VHDL.

• ETRI Journal
• /
• 제8권1호
• /
• pp.44-52
• /
• 1986

The main features of HILO-3 logic simulator are introduced. It is regarded as one of the most powerful logic simulator available now in electronic industry. The major functions and concepts are reviewed with some examples; circuit description using HDL (Hardware Description Language), waveform description using WDL (Waveform Description Language) and fault-free simulation for static RAM circuit. This program is expected to help the system designers, integrated circuit designers and test engineers.

• 대한전자공학회논문지
• /
• 제23권3호
• /
• pp.327-339
• /
• 1986

In this paper, a hardware compiler for symbolic description language(SDL) is proposed for logic design automation. Lexical analysis is performed for SDL which describes the behavioral characteristics of a digital system at the register transfer level by the proposed algorithm I. The algorithm I is proposed to get the expressions for the control unit and for the data transfer unit. In order to obtain the network description language(NDL) expressions equivalent to gate-level logic circuits, another algorithm, the the algorithm II, is proposed. Syntax analysis for the data formed by the algorithm I is also Performed using circuit elements such as D Flip-Flop, 2-input AND, OR, and NOT gates. This SDL hardware compiler is implemented in the programming language C(VAX-11/750(UNIX)), and its efficiency is shown by experiments with logic design examples.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.670-673
• /
• 2008

C 프로그램을 사용하여 증명된 최적화된 알고리즘과 수식은 검증을 위해 Verilog와 같은 hardware description language를 통하여 다시 한번 분석하여 하드웨어 구현에 적합하도록 수정하여 최적화하여야 한다. 그 이유는 C 언어의 sequential한 특성이 하드웨어를 직접 구현 하는 데에 본질적으로 틀리기 때문이다. 알고리즘적인 접근과 더불어 하드웨어적으로 2중적으로 검증된 하드웨어 IP는 Altera 임베디드 시스템을 활용하여, ARM9이 내장되어 있는 Altera Excalibur FPGA에 매핑되어 실제 칩 프로토타입 IP로 구현한다. 구현된 유한체 연산 IP들은 실제적인 암호 시스템으로 구현되기 위하여, 193 비트 이상의 타원 곡선 암호 연산 IP를 구성하는 라이브러리 모듈로 사용될 수 있다.

• 한국통신학회논문지
• /
• 제18권5호
• /
• pp.619-633
• /
• 1993

본(本) 논문(論文)에서는 고(高) 수준(水準) 논리(論理) 합성(合成)을 위한 새로운 고급(高級) 하드웨어 기술언어(記述言語)인 ASPHODEL(Algorithm Synthesis Pascal Hardware for Optimal Design and Efficient Language)과 알고리듬 컴파일러를 제안(提案)한다. ASPHODEL은 VLSI의 최상위(最上位) 설계(設計) 레벨인 알고리듬 레벨에서 하드웨어 특성(特性)을 효율적으로 표현(表現)할 수 있다. VLSI 복잡도(複雜度)를 효율적(效率的)으로 처리(處理)하기 위해 입출력(入出力) 포트와 계층적(階層的) 처리기들로 하드웨어를 모델화하고, 기술(記述)의 효율성을 위해 프로그래밍 언어인 Pascal의 구문(構文)을 기본(基本)으로 채택(採擇)하여 고급(高級)하드웨어 기술언어(技術言語)로서 고(高) 수준(水準) 논리(論理) 합성(合成) 시스템에 이용(利用)될 수 있도록 하였다. 알고리듬 컴파일러는 ASPHODEL 기술(記述)을 입력(入力)으로 하여 어휘(語彙) 분석(分析)과 구문(構文) 분석(分析)을 거쳐 중간(中間) 레벨의 설계(設計) 표현(表現)으로 변환(變換)한다. 제안(提案)된 ASPHODEL과 알고리듬 컴파일러에 실제(實際) 설계(設計) 예를 적용(適用), 설명(說明)함으로써 그 효용성(效用性)을 보인다.

• 한국컴퓨터정보학회논문지
• /
• 제3권2호
• /
• pp.19-27
• /
• 1998

디지털 시스템은 제어부 시스템(control subsystem)과 데이터 부시스템(data subsystem)으로 구성된다. 본 논문에서는 하드웨어 기술언어(hardware description language)와 그에 대한 하드웨어 컴파일러(hardware compiler)를 정의한 후 레지스터 전송알고리즘(register transfer algorithm)을 이용하여 제어부의 상태표와 데이터부의 데이터 표를 생성하는 하드웨어 설계용 번역기(translator)를 구현하였다. 본 연구에서 사용한 개발툴은 Unix의 C, Lex, YACC이다.

• 대한전자공학회논문지SD
• /
• 제44권6호
• /
• pp.83-88
• /
• 2007

본 논문에서는 유기발광다이오드 구동 IC의 기능을 검증하기 위하여 PLI(Programing Language Interface)를 이용한 검증방법을 제안한다. 기능 검증을 하기 위하여 HDL(Hardware Description Language) 시뮬레이터와 PLI, GUI(Graphic User Interface) 환경의 이미지 뷰어를 이용한다. 본 논문에서 제안하는 유기발광다이오드 구동 IC의 기능 검증 방법을 이용 할 경우 종래의 기능 검증 방법을 이용 할 때 보다 40배의 실행 시간 이득을 얻을 수 있다. 제안한 방법을 이용할 경우 디스플레이 구동 IC의 설계 단계에서 기능 검증을 효율적으로 할 수 있을 것이다.