• 제목/요약/키워드: guard ring

검색결과 60건 처리시간 0.022초

Floating Guard Ring 구조를 갖는 InP/InGaAs Avalanche Photodiode의 이중확산 방법에 의한 제작 (Fabrication of InP/InGaAs Avlanche Photodeode with Floating Guard Ring by Double Diffusion)

  • 박찬용;강승구;현경숙;김정수;김홍만
    • 한국광학회지
    • /
    • 제7권1호
    • /
    • pp.66-71
    • /
    • 1996
  • Floating guard ring(FGR) 구조를 갖는 avalanche photodiode(APD)는 제작이 매우 간단하고 제작된 소자의 신뢰성이 뛰어나기 때문에 고감도 특성의 고속동작 수광소자로 적합하다. 본 연구논문에서는 FGR APD의 구조설계, 제작공정 및 특성 측정 결과에 대해 논의하였다. FRG-APD는 이중확산 방법으로 제작하였으며 FGR이 가드링으로서 동작함을 2차원 이득특성 측정으로부터 확인할 수 있었다. 제작된 APD는 35GHz의 이득-대역폭 곱을 나타내었으며 2.5Gbps NRZ(Non-return-to-zero) 광신호에 대한 수신감도는 비트오율이 $10^{-9}$일 때 -31.9dBm이었다.

  • PDF

CMOS 기곤 노이즈 모델을 위한 Layout으로부터 1차원 substrate 저항 추출 방법 및 guard ring의 효과 고찰

  • 김범수;배승준;장영찬;박홍준
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
    • /
    • pp.161-164
    • /
    • 2002
  • This paper presents an 1-D substrate resistance value expression and compares the measured wave-form data with the calculated 1-D resistance network model. The remaining part is devoted to the effectiveness of guard ring varying its width and number.

  • PDF

천수역에서 충돌회피를 위한 가변안전경계영역 적용에 관한 연구 (A Study on the Application of Variable Safe-Guard Ring for the Ship Collision Avoidance in Shallow Water)

  • 양형선;안영섭
    • 해양환경안전학회지
    • /
    • 제14권2호
    • /
    • pp.157-162
    • /
    • 2008
  • 선박의 충돌회피조선에 있어서 조종성능은 중요한 요소이다. 일반적으로 사용되는 조종성능은 심수역을 대상으로 작성되며, 천수역을 항주하는 선박의 조종성은 일반적으로 선회성은 저하되고 침로안정성 또는 추종성은 향상된다. 이러한 선회성의 변화는 충돌회피에 있어 위험을 초래할 수 있다. 본 연구에서는 천수역의 조종성능을 반영함과 동시에 충돌위험정도를 쉽게 파악할 수 있도록 하기 위한 가변안전경계영역의 새로운 적용기법을 제시하였다. 수학적 수치시뮬레이션 검증을 통하여 새롭게 제안된 기법의 유용성을 확인하였다. 따라서 선박충돌위험에 대한 충분한 충돌회피 조선을 지원할 수 있을 것으로 기대된다.

  • PDF

Guard Ring을 가진 Trench 쇼트키 다이오드 (Trench Schottky Diode with Gurad Ring)

  • 문진우;정상구;최연익
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2001년도 추계학술대회 논문집 전기물성,응용부문
    • /
    • pp.26-28
    • /
    • 2001
  • A Trench schottky diode with guard ring is proposed to improve the forward current density and reverse breakdown voltage. The simulation results by Silvaco have shown that the reverse breakdown voltage of the proposed device was found to be 22.1V while that of conventional trench device was 17.25V. The breakdown voltage of the proposed structure was 28.1% higher than that of the conventional trench structure.

  • PDF

CMOS의 Latch-Up 특성 개선을 위한 효과적인 Mask 설계 방법 (Effective mask design for the improvement of latch-up characteristics in CMOS)

  • 손종형;정정화
    • 한국통신학회논문지
    • /
    • 제24권10A호
    • /
    • pp.1603-1610
    • /
    • 1999
  • 본 논문은 CMOS의 latch-up 특성을 개선하기 위한 효과적인 mask 설계 방법에 관한 것이다. Mask의 평면구조와 latch-up 파라메타와의 상관관계를 실물 제작에 의한 실험과 컴퓨터 시뮬레이션에 의해 도출하였으며, guard ring의 효과에 대해서도 비교 분석하였다. 실험 결과, 수평구조 바이폴라 트랜지스터의 전류증폭률($\beta$n)이 디자인룰에 반비례하였으며, 수직구조 바이폴라 트랜지스터의 전류증폭률($\beta$n)은 디지인룰과 무관하였다. 스위칭전압과 유지전류는 디자인룰에 비례하였다. Guard ring은 latch-up의 가능성을 줄이는 데 상당한 효과가 있었음이 확인되었으며, Guard ring이 없는 경우에 비하여 전류증폭률의 곱($\beta$n$\beta$n)이 약 31% 감소, 유지전류는 약 25%가 향상됨을 확인하였다.

  • PDF

가드링 구조에서 전류 과밀 현상 억제를 위한 온-칩 정전기 보호 방법 (An On-chip ESD Protection Method for Preventing Current Crowding on a Guard-ring Structure)

  • 송종규;장창수;정원영;송인채;위재경
    • 대한전자공학회논문지SD
    • /
    • 제46권12호
    • /
    • pp.105-112
    • /
    • 2009
  • 본 논문에서는 $0.35{\mu}m$ Bipolar-CMOS-DMOS(BCD)공정으로 설계한 스마트 파워 IC 내의 가드링 코너 영역에서 발생하는 비정상적인 정전기 불량을 관측하고 이를 분석하였다. 칩내에서 래치업(Latch-up)방지를 위한 고전압 소자의 가드링에 연결되어 있는 Vcc단과 Vss 사이에 존재하는 기생 다이오드에서 발생한 과도한 전류 과밀 현상으로 정전기 내성 평가에서 Machine Model(MM)에서는 200V를 만족하지 못하는 불량이 발생하였다. Optical Beam Induced Resistance Charge(OBIRCH)와 Scanning Electronic Microscope(SEM)을 사용하여 불량이 발생한 지점을 확인하였고, 3D T-CAD 시뮬레이션으로 원인을 검증하였다. 시뮬레이션 결과를 통해 Local Oxidation(LOCOS)형태의 Isolation구조에서 과도한 정전기 전류가 흘렀을 때 코너영역의 형태에 따라 문제가 발생하는 것을 검증하였다. 이를 통해 정전기 내성이 개선된 가드링 코너 디자인 방법을 제안하였고 제품에 적용한 결과, MM 정전기 내성 평가에서 200V이상의 결과를 얻었다. 통계적으로 Test chip을 분석한 결과 기존의 결과 대비 20%이상 정전기 내성이 향상된 것을 확인 할 수 있었다. 이 결과를 바탕으로 BCD공정을 사용하는 칩 설계 시, 가드링 구조의 정전기 취약 지점을 Design Rule Check(DRC) 툴을 사용하여 자동으로 찾을 수 있는 설계 방법도 제안하였다. 본 연구에서 제안된 자동 검증방법을 사용하여, 동종 제품에 적용한 결과 24개의 에러를 검출하였으며, 수정 완료 제품은 동일한 정전기 불량은 발생하지 않았고 일반적인 정전기 내성 요구수준인 HBM 2000V / MM 200V를 만족하는 결과를 얻었다.

X선 감지를 위한 PIN형 실리콘 다이오드 어레이 제작

  • 차경환;이규항;남형진
    • 한국반도체및디스플레이장비학회:학술대회논문집
    • /
    • 한국반도체및디스플레이장비학회 2007년도 춘계학술대회
    • /
    • pp.86-89
    • /
    • 2007
  • 실리콘을 사용한 X선 감지 용 센서 어레이 제작에 대해 연구하였다. 단일 센서 소자에서는 필수적인 guard ring구조가 어레이에서는 적절히 설계되지 못할 경우 누설전류 증가를 초래하는 것으로 나타났다. 즉, 누설전류는 공??????층 두께와 능동영역 및 guard ring 구조 간 거리에 매우 민감한 것으로 조사되었다. 또한 다결정 실리콘과 n형 도핑 소스로 인을 활용하는 조합이 결함 gettering을 위한 효율적인 방법임이 입증되었으나 고온 공정과정에 보호되지 않은 채 노출되는 경우에는 효과적이지 못한 것으로 관측되었다. 본 연구에서는 이러한 결과들을 고려하여 어레이를 제작하였으며 우수한 특성을 관찰할 수 있었다.

  • PDF

레이아우트 변화에 대한 CMOS의 래치업 특성 연구 (A Study of CMOS Latch-Up by Layout Dependence)

  • 손종형;한백형
    • 한국통신학회논문지
    • /
    • 제17권8호
    • /
    • pp.898-907
    • /
    • 1992
  • 본 논문은 latch-up의 가능성을 최소화하는 여러가지 방법 중 공정이나 재질 변겨에 의한 방법이 아닌, mask의 layout 변경에 의한 latch-up 최소화 방법에 대하여 기술하였다. 기존의 공정이나 재질 변경에 의한 방법이 어려운 공정이나 특수 시설 사용을 전제로 하고 있는 반면, mask의 layout 변경에 의한 방법은 기존의 공정을 그대로 사용할 수 있는 장점을 갖고 있다. Layout 변경에 의한 latch-up 최소화 방법 수행을 위하여 substrate의 N+와 S-W접합(substrate-well 접합 )사이의 거리를 a, S-W 접합에서 well의 P+까지의 거리를 b로 하여 a와 b가 다른 6개의 latch-up model과 guard ring 구조를 갖는 3개의 latch-up 모델을 만들어 latch-up관련 변수에 대하여 비교 검토 하였다.

  • PDF