• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.261-264
• /
• 2005

This paper presents the design of a down-conversion mixer with built-in active balun integrated in a $0.25\;{\mu}m$ pHEMT process. The active balun consists of series-connected common-gate FET and common-source FET. The designed balun achieved broadband characteristics by optimizing gate-width and bias condition for the reduction in parasitic effect. From DC to more than 6GHz, the active balun shows the phase error of less than 3 degree and the gain error of less than 0.4 dB. A single-balanced down-conversion mixer with built-in broadband active balun has been designed with optimum width, load resistor and bias for conversion gain and without any matching component for broadband operating. The designed mixer whose size of including on-chip bias circuit is $1\;mm{\times}1\;mm$ shows the conversion gain of better than 7 dB from 2 GHz to 6 GHz and $P_{1dB}$ of -10 dBm at 5.8 GHz

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 춘계학술대회 논문집 반도체재료
• /
• pp.22-25
• /
• 2001

A thyristor switch circuit for capacitor discharge application, of which the equivalent circuit includes a resistor between cathode and gate of a reverse-conducting thyristor and an avalanche diode anti-parallel between its anode and gate to set thyristor tum-on voltage, is monolithically integrated by planar process with AVE double-implantation method. To ensure a lower breakdown voltage of the avalanche diode for thyristor tum-on than the break-over voltage of the thyristor, $p^+$ wells on thyristor p base layer are made by boron implantation/drive-in for a steeper doping profile with higher concentrations while rest p layers of thyristor and free-wheeling diode parts are formed with Al implantation/drive-in for a doping profile of lower steepness. The free-wheeling diode part is isolated from the thyristor part by formation of separated p-well emitter for suppressing commutation between them, which is achieved during the formation of thyristor p-base layer.

• 한국시뮬레이션학회논문지
• /
• 제4권2호
• /
• pp.41-60
• /
• 1995

The IGBT(Insulated Gate Bipolar Transistor) is a power semiconductor device that has gained acceptance among circuit design engineers for motor drive and power converter applications. IGBT devices(International Rectifier, Proposed proposed model etc) have the best features of both power MOSFETs and power bipolar transistors, i.e., efficient voltage gate drive requirememts and high current density capability. When designing circuit and systems that utilize IGBTs or other power semiconductor devices, circuit simulations are needed to examine how the devices affect the behavior of the circuit. The interaction of the IGBT with the load circuit can be described using the device model and the state equation of the load circuit. The voltage rise rate at turn-off for inductive loads varies significantly for IGBTs with different base life times, and this rate of rise is important in determing the voltage overshoot for a given series resistor-inductor load circuit. Excessive voltage overshoot is potentially destructive, so a snubber protection circuit may be required. The protection circuit requirements are unique for the IGBT and can be examined using the model. The IGBT model in this paper is verified by comparing the results of the model with experimented results for various circuit operating conditions. The model performs well and describes experimented results accurately for the range of static and dynamic condition in which the device is intended to be operated.

• 한국컴퓨터정보학회논문지
• /
• 제6권2호
• /
• pp.8-13
• /
• 2001

최근에 $CO_2$의료용 레이저의 이용이 증가함에 따라 레이저출력의 안정도, 유지와보수의 편리성, 소형화, 저가격화 등이 요구되고 있으며, 이러한 특성을 충족시키기 위해서본 연구에서는 실험실에서 직접 설계ㆍ제작할 수 있는 저속 축류형의 구조를 채택하였다. 그리고 펄스 발생 장치는 SMPS방식, 스위칭 소자는 수십KHz의 스위칭에 적합한 IGBT를 사용하였고 커패시터에 충전된 에너지를 고압ㆍ고주파 펄스 변압기를 사용하여 고압펄스로 변환 후 방전관에 인가하였다. 레이저 출력은 일정한 펄스폭에서 펄스반복율을 변화시킴으로서 제어가 가능하도록 하였다. 반복율은 10Hz～1KHz까지 가변할 수 있도록 설계하였고 최대펄스 전압은 약 20㎸였다. 실험결과 기존의 출력보다 최대 3% 향상을 얻을 수가 있었고. 최대출력은 동작압력 18 Torr에서 23w를 얻었다. 또한, 90˚에서 SCR를 점호하였고 펄스반복률은 60Hz조건에서 한개의 펄스파형을 포착하여 펄스폭(FWHM:Full Width at Half Maxium)을 측정한 결과 약 3㎳을 얻을 수가 있었다.

• 한국정보통신학회논문지
• /
• 제13권7호
• /
• pp.1393-1398
• /
• 2009

본 연구는 LCD용 비정질 실리콘박막트랜지스터의 제조공정중 가장 중요한 식각 공정에서 각 박막의 특성에 맞는 습식 및 건식식각공정을 개발하여 소자의 특성을 안정시키고자 한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 n+a-Si:H 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 n+a-Si:H 층을 식각하고, 남아있는 NPR층을 제거 한다. 그 위 에 Cr층을 증착한 후 패터닝 하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 여기서 각 박막의 패터닝은 식각 공정으로 각단위 박막의 특성에 맞는 건식 및 습식식각 공정이 필요하다. 제조한 박막 트랜지스터에서 가장 흔히 발생되는 문제는 주로 식각 공정시 over 및 under etching 이며, 정확한 식각을 위하여 각 박막에 맞는 식각공정을 개발하여 소자의 최적 특성을 제공하고자한다. 이와 같이 공정에 보다 엄격한 기준의 건식 및 습식식각 공정 그리고 세척 등의 처리공정을 정밀하게 실시하여 소자의 특성을 확실히 개선 할 수 있었다.

• 전자공학회논문지D
• /
• 제34D권10호
• /
• pp.14-23
• /
• 1997

An MMIC downconverting mixer for cellular phone application has been successfully developed using an MMIC process including $1 \mu\textrm{m}$ ion implanted gaAs MESFET and passive lumped elements consisting of spiral inductor, $Si_3N_4$ MIM capacitor and NiCr resistor. The configuration of the mixer presented in this paper is single-ended dual-gate FET mixer with common-source self-bias circuits for single power supply operation. The dimension of the fabricated circuit is $1.4 mm \times 1.03 mm $ including all input matching circuits and a mixing circuit. The conversion gian and noise figure of the mixer at LO powr of 0 dBm are 5.5dB and 19dB, respectively. The two-tone IM3 characteristics are also measured, showing -60dBc at RF power of -30dBm. Allisolations between each port show better than 20dB.

• 한국진공학회지
• /
• 제1권1호
• /
• pp.212-222
• /
• 1992

To use polycrystalline Si Thin Film Transistor (poly-Si TFT) in high density SRAM instead of High Load Resistor (HLR), TFT is needed to show good electrical characteristics such as large carrier mobility, low leakage current, high driver current and low subthreshold swing. To satisfy these electrical characteristics, the trap state density must be reduced in the channel poly. Technological issues pertinent to the channel poly fabrication process are investigated and discussed. They are solid phase growth (SPG), Si-ion implantation, laser annealing and hydrogenation. The electrical properties of several CVD oxides used as the gate oxide of TFT are compared. The dependence of the electrical characteristics of TFT on source-drain ion-implantation dose, drain offset length and dopant lateral diffusion are also described.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 추계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.182-185
• /
• 2005

This paper presents a new voltage current driven method for the synchronous rectifier (SR) in a flyback topology. The proposed synchronous rectfier of voltage-current driven can operate at wide load range with high efficiency. The gate voltage of FET in the synchronous rectifier is easily controlled by resistor ratio. regardless of line and load fluctuation. The 200W (l2V/17A) prototype is built and achiveved efficiency as high as 90% at 4A, 93.2% at 7A and full load.

• 한국진공학회지
• /
• 제9권3호
• /
• pp.237-241
• /
• 2000

TFT-LCD(thin film transistor-liquid crystal display) 패널의 데이터 배선 재료로 사용하기 위하여 AlNd(2 wt%)의 Al합금 박막을 dc 마그네트론 스퍼터링 방법으로 유리 기판에 증착하여 열처리전과 열처리후의 구조적, 전기적, 식각 박막 특성을 조사하였다. 또한 증착한 박막을 식각하여 그 특성을 조사하였고, ITO를 증착하여 AlNd과의 접촉 저항을 Kelvin resistor를 사용하여 측정하였다. 증착된 박막을 $350^{\circ}C$에서 20분간 열처리 하였을때 AlW박막은 비저항이 감소하였고 약 $4\;{\mu\Omega}cm$의 아주 좋은 비저항 특성을 보였다. 주사전자 현미경(SEM)과 원자힘현미경(AFM)으로 표면을 분석한 결과 좋은 힐록방지 특성을 보임을 알 수 있었다. AlNd의 식각 특성은 아주 좋게 나타났고, ITO와 AlNd의 최저 접촉저항값은 약 $110\;{\mu\Omega}cm$이었다. 측정된 특성들을 바탕으로 AlNd(2 wt.%) 박막의 적용 가능성을 해상도와 화면 크기 측면에서 살펴보았을 때, 25인치 SXGA급 패널에 적용 가능함을 알 수 있었다.

• 대한전자공학회논문지TC
• /
• 제43권10호
• /
• pp.90-97
• /
• 2006

본 논문에서는 cascode 구조에 shunt peaking 기술을 접목시킨 밀리미터파 광대역 amplifier를 설계 및 제작하였다. 밀리미터파 광대역 cascode amplifier의 설계 및 제작을 위해서 $0.1{\mu}m\;{\Gamma}-gate$ GaAs PHEMT와 CPW 및 passive library를 개발하였다. 제작된 PHEMT는 최대 전달 컨덕턴스는 346.3 mS/mm, 전류이득 차단 주파수 ($f_T$)는 113 GHz, 그리고 최대공진 주파수($f_{max}$)는 180 GHz의 특성을 갖고 있다. 설계된 cascode amplifier는 회로의 발진을 막기 위해서 저항과 캐패시터를 common-rate 소자의 드레인에 병렬로 연결하였다. 대역폭의 확장 및 gain의 평탄화를 위해 바이어스 단들에 short stub 및 common-source 소자와 common-gate 소자 사이에 보상 전송선로를 삽입하고 최적화하였으며, 입출력 단은 광대역 특성을 갖는 정합회로로 설계하였다. 제작된 cascode amplifier의 측정결과, cascode 구조에 shunt peaking 기술을 접목시킴으로써 대역폭을 확장 및 gain을 평탄화 시킬 수 있다는 것을 확인하였다. 3 dB 대역폭은 34.5 GHz ($19{\sim}53.5GHz$)로 광대역 특성을 얻었으며, 3 dB대역 내에서 평균 6.5 dB의 $S_{21}$ 이득 특성을 나타내었다.