• 항공우주시스템공학회지
• /
• 제16권2호
• /
• pp.13-24
• /
• 2022

항공용 소프트웨어의 규모가 커짐에 따라 기능적 확장, 효율적인 개발 및 코드의 재사용을 위하여 객체지향 기술의 사용이 증가하고 있으나, 그 검증방안은 기존의 절차지향 프로그램 관점으로 수행되고 있다. 본 논문에서는 객체지향 기술의 특징과 객체지향 언어의 기능적 특징에서 파생되는 취약점들을 분석하고 객체지향기술이 적용된 항공용 소프트웨어의 기능 안전 무결성을 보장하기 위한 소프트웨어 개발단계(Design, Coding, Test)별 적용 가능한 검증 방안을 제시한다. 또한, 비행제어 소프트웨어 구현에 사용되는 오픈소스인 PX4에 정적분석 자동화 도구인 LDRA를 적용하여 제시한 단계별 검증 방안 중 정적분석 결과의 의미를 분석하였다.

• 한국자동차공학회논문집
• /
• 제22권3호
• /
• pp.68-74
• /
• 2014

As the number of ECUs (Electronic control units) are increasing, reliability and functional stability of a software in an ECU is getting more important. Therefore the application of functional safety standards ISO 26262 is making the software more reliable. Software fault injection test (SFIT) is required as a verification technique for the application of ISO 26262. In case of applying SFIT, an artificial error is injected to inspect the vulnerability of the system which is not easily detected during normal operation. In this paper, the basic concept of SFIT will be examined and the application of SIFT based on ISO26262 will be described.

• 정보처리학회논문지A
• /
• 제14A권3호
• /
• pp.141-146
• /
• 2007

본 논문에서는 FPCA 기반의 시뮬레이션가속을 통한 함수적 검증에서 매 설계오류의 수정 과정에서 필수적으로 진행되어야 하였던 긴 FPGA 컴파일 시간에 의한 오랜 디버깅턴어라운드시간을 단축할 수 있는 FPGA 컴파일 회피를 통한 효과적인 시뮬레이션가속 방법을 제시하였다. 마이크로컨트롤러 설계의 함수적 검증에 제안된 방법을 적용한 결과, 본 논문에서 제안된 방법이 시뮬레이션가속의 높은 시뮬레이션 수행 속도를 유지하는 동시에 디버깅턴어라운드시간도 크게 단축할 수 있음을 확인할 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.180-183
• /
• 2000

This paper presents a technique used for verifying the design of AE32000, a 32-bit microprocessor core. We follow the commonly used verification procedure while speeding up and completing the debugging process by adopting a reverse engineering scheme.

• 한국CDE학회논문집
• /
• 제5권4호
• /
• pp.359-372
• /
• 2000

Current CAD systems are good enough to be used as a tool to manipulate three-dimensional shapes. This is a very important capability to be owned by a design tool because a major portion of designers'activities is spent on the shape manipulation in the design detailing process. However, the whole design process involves a lot more than the, shape manipulation. Currently, these remaining tasks, mostly logical reasoning process for the function realization together with structure decomposition in the top-down manner, are processed in the designer's brain. To support the top-down functional design process of a mechanical product, a system integrating the functional, structural and geometrical aspects of a product design in a unified environment is presented. Using this system, a designer can perform function decomposition, structure decomposition, and geometry detailing, and function verification activities in parallel and the whole design process it modeled resultantly. Once the whole design process is modeled, any redesign task can be automatically performed with the verification of the desired functions.

• 대한임베디드공학회논문지
• /
• 제5권2호
• /
• pp.67-76
• /
• 2010

Although both functional verification and performance evaluation are necessary for the development of effective and reliable communication systems, they have been often performed independently; by functional modeling with formal language tools and by performance modeling with professional network performance evaluation tools, respectively. Separate and repeated modeling of one system, however, would often result in cost increase and inconsistency between the models. This paper proposes an integrated model design approach in order to overcome this problem that evaluates the performance of a communication protocol designed in SDL with SDL-OPNET model conversion. The proposed technique generates OPNET skeleton code from Tau-generated C code of the SDL model by analyzing the relations between SDL and OPNET models. IEEE 802.2 LLC protocol was used as an example of model conversion to show the applicability and effectiveness of the proposed technique.

• 대한전자공학회논문지SD
• /
• 제44권6호
• /
• pp.83-88
• /
• 2007

본 논문에서는 유기발광다이오드 구동 IC의 기능을 검증하기 위하여 PLI(Programing Language Interface)를 이용한 검증방법을 제안한다. 기능 검증을 하기 위하여 HDL(Hardware Description Language) 시뮬레이터와 PLI, GUI(Graphic User Interface) 환경의 이미지 뷰어를 이용한다. 본 논문에서 제안하는 유기발광다이오드 구동 IC의 기능 검증 방법을 이용 할 경우 종래의 기능 검증 방법을 이용 할 때 보다 40배의 실행 시간 이득을 얻을 수 있다. 제안한 방법을 이용할 경우 디스플레이 구동 IC의 설계 단계에서 기능 검증을 효율적으로 할 수 있을 것이다.

• 한국시뮬레이션학회논문지
• /
• 제19권2호
• /
• pp.157-164
• /
• 2010

우수하고 신뢰성 있는 통신 시스템의 개발을 위해 시스템에 대한 기능 검증과 성능 평가가 모두 필수적인데 반해 이들은 주로 형식 언어 도구를 이용한 기능 모델링과 전문 네트워크 성능 평가 도구에 의한 성능 모델링을 통해 개별적으로 수행되어 왔다. 그러나 한 시스템을 별도로 중복하여 모델링 하는 것은 비용의 증가와 모델 간 불일치를 가져오게 된다. 본 논문은 이 문제를 해결하기 위해 SDL-OPNET 코-시뮬레이션을 통해 SDL로 설계된 통신 프로토콜의 성능을 평가하는 통합 설계 기법을 제안한다. 제안 기법은 Tau의 환경함수와 OPNET의 외부시스템 모듈을 이용하는 코-시뮬레이션 시스템의 설계 방법을 제시한다. InRes 프로토콜이 예로 사용되어 제안 기법의 적용가능성과 효용성을 보여준다.

• 융합신호처리학회논문지
• /
• 제10권4호
• /
• pp.274-279
• /
• 2009

시스템수준 설계방법론에서 널리 사용하고 있는 설계흐름도는 시스템명세, 시스템수준의 HW/SW 분할, HW/SW 통합설계, 가상 또는 물리적 프로토타입을 이용한 통합검증, 시스템통합으로 구성된다. 본 논문에서는 SystemVerilog와 SystemC를 기반으로 하여 신속한 기능검증이 가능한 native-code 통합검증환경과 클럭수준 검증까지 가능한 계층화 통합검증환경을 각각 구현하였다. Native-code 통합검증환경은 시스템수준 설계언어인 SystemC를 이용하여 HW/SW 분할단계를 수행한 후, SoC 설계의 HW부분과 SW부분을 각각 SystemVerilog와 SystemC로 모델링하여 상호작용을 하나의 시뮬레이션 프로세스로 검증한다. 계층화된 SystemVerilog 테스트벤치는 임의의 테스트벡터를 생성하여 DUT의 모서리 시험을 포함하는 검증환경으로 본 논문에서는 SystemC를 도입하여 다중 상속을 가지는 통합검증환경의 구성요소를 먼저 설계한 후, SystemVerilog DPI와 ModelSim 매크로를 이용하여 SystemVerilog 테스트벤치와 결합된 통합검증환경을 설계한다. 다중 상속은 여러 기초클래스를 결합한 새로운 클래스를 정의하여 코드의 재사용성을 높이는 장점을 가지므로, 본 논문의 SystemC를 도입한 통합검증환경 설계는 검증된 기존의 코드를 재사용할 수 있는 이점을 가진다.

• 인터넷정보학회논문지
• /
• 제15권5호
• /
• pp.107-121
• /
• 2014

분산 시스템은 물리적으로 분산된 컴퓨터들이 네트워크에 의해 유기적으로 연결된 것을 의미한다. 유무선 인터넷의 보편적인 사용으로 인해 사용자는 언제 어디서나 분산 서비스의 이용이 가능하게 되었다. 분산 서비스의 폭발적인 증가는 서비스의 기능적 측면에서의 검증뿐만 아니라 서비스 품질과 관련된 비기능적 요소의 검증도 강하게 요구하고 있다. 분산 서비스를 검증하기 위해서는 분산 시스템에 맞는 테스트 환경을 구축해야 한다. 하지만 분산 시스템은 물리적으로 분산된 노드로 구성되기 때문에 테스트 환경을 구축함에 있어서 단일 시스템의 테스트 환경보다 많은 노력이 요구된다. 이 논문에서 우리는 분산 시스템의 기능 및 비기능 요소의 검증을 위한 테스트 프레임워크를 제안한다. 제안하는 테스트 프레임워크는 메시지 시퀀스 차트(Message Sequence Chart)를 기반으로 테스트 케이스를 자동 생성하며, 물리적으로 분산된 노드를 흉내 낼 수 있는 가상의 분산 노드로 구성된 테스트 드라이버를 포함한다. 테스트 수행 결과는 다양한 그래프와 GUI를 통해서 쉽게 확인할 수 있다. 이 논문에서 제안하는 테스트 프레임워크를 통해 분산 시스템 테스트에 드는 노력을 감소할 수 있고 시스템의 신뢰성을 향상 시킬 수 있을 것이다.