• 한국산학기술학회논문지
• /
• 제16권5호
• /
• pp.3378-3384
• /
• 2015

최근에 라만스펙트럼에 대한 고속 검색 방법은 많은 관심을 받아왔다. 지금까지 가장 간단하고 널리 사용되는 방법은 주어진 스펙트럼과 데이터베이스 스펙트라 사이의 유클리드 거리를 계산하고 비교하는 방법이다. 하지만 고차원 데이터의 속성으로 검색의 문제는 그리 간단하지 않다. 가장 큰 문제점중의 하나는 검색 방법에 있어서 연산량이 많아 계산 시간이 너무 오래 걸린다는 것이다. 이러한 문제점을 극복하기 위해, 코드워드의 MPS(Mean Pyramids Search)와 PDS(Partial Distortion Search)을 사용하는 알고리즘이 현재 이미지 코딩 분야에서 고속 검색 알고리즘으로 널리 사용되고 있다. 하지만 이 방법은 1차원 데이터의 경우에는 적합하지 않다. 본 논문에서 우리는 라만 스펙트럼 데이터에 적합한 3가지 새로운 방법의 고속 검색 알고리즘을 제안한다. 이 방법은 벡터의 두 개의 주요한 특징으로 평균과 분산을 사용하여 후보가 될 수 없는 많은 코드워드를 계산하지 않으므로 연산량을 줄이고 계산 시간을 줄여준다. 실험은 1DMPS+PDS와 비교하여 1DMPS Sort+PDS는 42.8%, 1DMPS Sort+PDS는 48.6%, 1DMPS Sort with Sorted Variance+PDS는 55.2%의 성능향상을 보였다. 실험결과는 제안된 알고리즘이 고속 검색에 적합함을 확인시켜 준다.

• 한국컴퓨터산업학회논문지
• /
• 제4권12호
• /
• pp.953-964
• /
• 2003

서로 다른 형태와 크기를 가지는 탐색패턴과 움직임 벡터의 분포는 블록 정합 알고리즘에서 탐색 속도와 화질을 좌우하는 중요한 요소이다. 본 논문에서는 크로스패턴과 납작한 육각패턴을 이용한 새로운 고속 블록 정합 알고리즘을 제안한다. 이 알고리즘은 초기에 크로스 패턴을 이용하여 탐색영역의 중심 주위에 분포 확률이 높은 움직임이 작은 벡터를 우선 찾은 다음에 움직임이 큰 벡터에 대해서는 납작한 육각패턴을 이용하여 고속으로 움직임 벡터를 찾게 하였다. 실험결과, 제안된 알고리즘은 육각패턴 탐색 알고리즘에 비하여 움직임 벡터 추정의 속도에 있어서 약 0.2-6.2% 의 성능 향상을 보였으며 화질 또한 PSNR 기준으로 약 0.02-0.3105 의 향상을 보였다.

• 정보처리학회논문지B
• /
• 제10B권7호
• /
• pp.811-814
• /
• 2003

본 논문에서는 십자패턴과 육각패턴을 이용한 고속 블록 정합 동작 예측 기법을 제안한다. 블록 기반 탐색에서 전역 탐색방법이 가장 좋은 동작벡터를 찾지만, 탐색영역 내의 모든 전을 검색하기 때문에 많은 시간을 필요로 하게 된다. 본 방법은 대부분의 동영상에서 동작벡터가 블록의 중심 부근에 집중적으로 분포함을 착안하여 십자패턴으로 중앙을 우선 탐색한 다음 움직임이 큰 동작벡터를 육각패턴을 사용하여 찾는다. 실험결과, 본 방법은 기존의 탐색방법보다 화질과 탐색시간에서 대부분의 경우에 좋은 성능을 보임을 알 수 있다.

• 대한전자공학회논문지SP
• /
• 제43권4호
• /
• pp.55-65
• /
• 2006

대부분의 고속 블록 움직임 추정 알고리즘은 탐색점의 수를 줄여서 연산량을 감소시킨다. 하지만 이러한 고속 움직임 추정 알고리즘들은 비정규화 데이터 흐름 때문에 멀티미디어 프로세서에서는 좋은 성능을 보이기 어렵다. 미디어 프로세서에서는 내부 메모리에서 데이터의 효과적인 재사용이 SAD 명령의 수를 줄이는 것보다 더욱 중요하다. 이는 수행 사이클의 성능이 외부 메모리 액세스의 횟수에 매우 의존적이기 때문이다. 따라서 본 논문에서는 내부 메모리로부터 데이터를 효과적으로 재사용 할 수 있는 라인 탐색 패턴과 라인 탐색 패턴에서 불필요한 SAD 연산을 줄이기 위한 서브 샘플링 방법을 적용한 Hexagon 모양 라인 탐색(Hexagon-shape line search, HEXSLS) 기법을 제안한다. 모의실험을 통하여 HEXSLS 기법의 MAE 성능은 전역 탐색 블록 정합(FSBMA) 기법과 비슷하고, Hexagon 기반 탐색 (Hexagon-based search) 보다 우수한 성능을 가짐을 보인다. 또한 HEXSLS는 Hexagon 기반 탐색이나 예측 라인 탐색(predictive line search) 기법보다 적은 외부 메모리의 액세스가 발생한다. 결과적으로, 제안한 HEXSLS 기법은 종래의 기법과 비교하여 미디어 프로세서에서 매우 낮은 수행 사이클 성능을 보인다.

• 전자공학회논문지A
• /
• 제33A권5호
• /
• pp.24-30
• /
• 1996

In this paper, we propose a fast code acquisition method that can reduce drastically the mean acquisition time of the direct sequence spread spectrum (DS-SS) system by using and integrated search and verification (ISV) scheme. The proposed method performs simultaneously the search and verification processes at every search cell, through storing sufficiently long signal samples enough to perform the verification process form the previously received samples. We analyze and acquisition performance in the case of Gaussian channel to evaluate theacquisition perfomrance of the proposed method. From the simple numericl analysis result, we have shown that the acquisition performance of the proposed method is better than that of the conventional serial search method, and the performance improvement becomes more prominent as the channel environment becomes degraded.

• 한국통신학회논문지
• /
• 제21권3호
• /
• pp.684-691
• /
• 1996

Since the period of a spreading code in DS/SS communication systems is generally long, it is necessary to make the code acquisition as fast as possible. The code acquisition time can be sued as a measure to evaluate the performance of code acquisition systems. The search rate of serial search codee acquisition system used in the coventional CDMA cellular system is lower than that of the matched filter technique. In order to reduce the code acquisition time, this paper proposes hybrid code acquisition system composed filters combined with serial search blocks. In the proposed system, the matched filter sweeps possible code phases fast and the acquired phase information is verified by the serial search block. The mean and the variance of its acquisition time are calculated and compared with those of double dwell serial search system. The results indicate better performance of the proposed system by yielding its small vaues of the mean and the variance of code acquisition time.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권2호
• /
• pp.152-156
• /
• 2013

This paper presents a fast-lock dual-loop successive approximation register-controlled duty-cycle corrector (SARDCC) circuit using a mixed (binary+sequential) search algorithm. A wider duty-cycle correction range, higher operating frequency, and higher duty-cycle correction accuracy have been achieved by utilizing the dual-loop architecture and the binary search SAR that achieves the fast duty-cycle correcting property. By transforming the binary search SAR into a sequential search counter after the first DCC lock-in, the proposed dual-loop SARDCC keeps the closed-loop characteristic and tracks variations in process, voltage, and temperature (PVT). The measured duty cycle error is less than ${\pm}0.86%$ for a wide input duty-cycle range of 15-85 % over a wide frequency range of 0.5-2.0 GHz. The proposed dual-loop SARDCC is fabricated in a 0.18-${\mu}m$, 1.8-V CMOS process and occupies an active area of $0.075mm^2$.

• 한국멀티미디어학회논문지
• /
• 제22권5호
• /
• pp.527-534
• /
• 2019

Recently, Photo editing softwares such as digital cameras, Paintshop Pro, and Photoshop digital can create counterfeit images easily. Various techniques for detection of tamper images or forgery images have been proposed in the literature. A form of digital forgery is copy-move image forgery. Copy-move is one of the forgeries and is used wherever you need to cover a part of the image to add or remove information. Copy-move image forgery refers to copying a specific area of an image itself and pasting it into another area of the same image. The purpose of copy-move image forgery detection is to detect the same or very similar region image within the original image. In this paper, we proposed fast detection of forgery image using four step search based on discrete cosine transform and a four step search algorithm using discrete cosine transform (FSSDCT). The computational complexity of our algorithm reduced 34.23 % than conventional DCT three step search algorithm (DCTTSS).

• 전자공학회논문지S
• /
• 제34S권9호
• /
• pp.77-83
• /
• 1997

We present a fast adaptive block matching algorithm using variable search area and subsampling to estimate motion vector more exactly. In the presented method, the block is classified into one of three motion categories: zero motion vector block, medium-motion bolck or high-motion block according to mean absolute difference of the block. By the simulation, the computation amount of the presented methoe comparable to three step search algorithm and new three step search algorithm. In the fast image sequence, the PSNR of our algorithm increased more than TSS and NTSS, because our algorithm estimated motion vector more accurately.

• 제어로봇시스템학회논문지
• /
• 제14권6호
• /
• pp.603-607
• /
• 2008

This paper proposes a fast acquisition method using INS velocity and multiple correlators for high speed vehicles. In order to reduce acquisition time in GPS receiver, the method utilizes inertial velocity information and multiple correlators. Search range of the Doppler frequency is reduced by using INS velocity and the number of cells at one search can be increased by using multiple correlators. By using both multiple correlators and the INS velocity in the acquisition, search space can be greatly reduced. Experimental results show that the method gives faster signal acquisition performance than the conventional method.