• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -3
• /
• pp.1736-1739
• /
• 2002

The advanced in semiconductor, hardware, and software technologies enables the integration of more com- plex systems and the increasing design complexity. As system design complexity becomes more complicated, System-level design based on the If block and processor model is more needed in most of the RTL level or low level. In this paper, we present a novel approach fur the system-level design, which satisfies the various required constraints and an optimization method of image encoder based on codesign of function, algorithm, and architecture. In addition, we show an MPEG-4 encoder as a design case study. The best tradeoffs between algorithm and architecture are necessary to deliver the design with satisfying performance and area constraints. The evaluations provide the effective optimization of motion estimation, which is in charge of an amount of performance in the MPEG-4 encoder module.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 신호처리소사이어티 추계학술대회 논문집
• /
• pp.99-102
• /
• 2003

Computing environments of Embedded Systems are different from those of desktop computers so that they have resource constraints such as CPU processing, memory capacity, power, and etc.. Thus, when a desktop S/W is ported into embedded systems, optimization should be seriously considered. In this paper, we investigate several S/W optimization techniques to be considered for porting H.263 encoder into a high performance DSP, TMS320C6711. Through experiments, it is found that optimization techniques employed can make a big performance improvement.

• 전자공학회논문지
• /
• 제50권10호
• /
• pp.199-203
• /
• 2013

In this paper, a fast algorithm of discrete cosine transform-based interpolation filter (DCT-IF) for HEVC (high efficiency video coding) encoder is proposed. DCT-IF filter accounts for around 30% of encoder complexity, according to the computational complexity analysis with the HEVC reference software. In this work, the proposed DCT-IF is optimized by applying frame-level interpolation, SIMD optimization, and task-level parallelization via OpenMP on a developed C-based HEVC encoder. Performance analysis is conducted by measuring speed-up factor of the proposed optimization technique on the developed encoder. The results show that speed-up factors by frame-level interpolation, SIMD, and OpenMP are approximately 38-46, 3.6-4.4, and 3.0-3.7, respectively. In the end, we achieved the speed-up factor of 498.4 with the proposed fast algorithm.

• 방송공학회논문지
• /
• 제17권6호
• /
• pp.1091-1105
• /
• 2012

본 논문에서는 현재 표준화가 진행 중인 HEVC (high efficiency video coding) 부호화기의 고속화, 최적화, 병렬화 연구에 앞서 통계적 특성 및 복잡도 분석을 수행하였다. HEVC는 H.264/AVC에 비해 약 2배의 압축 성능을 나타내지만 부호화기 복잡도는 크게 증가하여 이는 앞으로 해결해야할 문제로 남아있다. HEVC의 높은 부호화기 복잡도를 해결하기 위한 고속화, 최적화, 병렬화 연구에 앞서, 본 논문에서는 HEVC 참조소프트웨어인 HM 7.1을 이용하여 HEVC 부호화기의 복잡도를 측정하였다. 추가적으로, 실제 응용에서 사용될 고속 HEVC 부호화기 소프트웨어에 대한 예상 복잡도를 고속 알고리듬이 적용된 HM 7.1 소프트웨어로 측정하였다. 복잡도 측정은 공통 실험 영상 및 조건을 사용하였으며 PC 환경에서 부호화기 소프트웨어의 동작 사이클을 측정하고 이를 분석하였다. 또한, 부호화를 통해 생성된 비트스트림을 이용하여 HEVC 부호화기 소프트웨어의 부호화 구조에 따른 통계적 특성과 제한적 부호화에 따른 통계적 특성에 대하여 제시하고 이를 분석한다.

• 방송공학회논문지
• /
• 제15권4호
• /
• pp.582-590
• /
• 2010

H.264/AVC 부호기에서 각 모드 결정에 사용되는 방법인 율-왜곡 최적화(RDO(Rate-distortion optimization))는 부호기의 높은 성능 향상을 보이지만 많은 계산량을 요구하는 문제점을 가진다. 이러한 계산량을 줄이기 위해 원본 영상의 각 블록에 DCT(Discrete Cosine Transform) 계수 분포를 통해 각 블록의 방향성을 예측하여 부호기의 RDO 수행에 참여하는 후보 모드 수를 줄이는 방법을 제안한다. 제안하는 방법은 H.264/AVC에 부호화 방법에 비해 적은 PSNR 손실 및 비트의 증가에도 불구하고 평균 68.40%의 부호기 속도 향상을 가진다.

• International Journal of Contents
• /
• 제9권1호
• /
• pp.33-37
• /
• 2013

BCH code is one of the most widely used error correcting code for the detection and correction of random errors in the modern digital communication systems. The conventional BCH encoder that is operated in bit-serial manner cannot adequate with the recent high speed appliances. Therefore, parallel encoding algorithms are always a necessity. In this paper, we introduced a new systolic array type BCH parallel encoder. To study the area and speed, several parallel factors of the systolic array encoder is compared. Furthermore, to prove the efficiency of the proposed algorithm using tree-type structure, the throughput and the area overhead was compared with its counterparts also. The proposed BCH encoder has a great flexibility in parallelization and the speed was increased by 40% than the original one. The results were implemented on synthesis and simulation on FPGA using VHDL.

• 한국통신학회논문지
• /
• 제34권10C호
• /
• pp.983-991
• /
• 2009

H.264 영상압축표준은 우수한 부호화 성능 때문에 현재 DMB와 IPTV 등에 다양한 응용에 활용되고 있으나, 높은 계산량으로 인하여 임베디드 환경에서의 실시간 부호화기로의 활용은 매우 제한적이다. 본 논문은 DSP 시스템이 제공하는 컴파일러 옵션 최적화, 인트린식과 어셈블코드 적용, 데이터 메모리 배치 최적화 과정을 H.264 부호화기 최적화의 입장에서, 비판적, 종합적으로 분석하고 반영한 결과를 소개한다. 특히, 대표적인 DSP인 TMS320DM64x를 사용하여 적용된 최적화 방식에 따른 연산이득을 구체적으로 제시하였으며, 그 결과 CIF급의 영상은 현재시장에 유통되는 DSP기반으로 실시간 구현이 가능함을 확인하였다.

• 한국산학기술학회논문지
• /
• 제13권10호
• /
• pp.4780-4785
• /
• 2012

최근 스마트폰과 태블릿과 같은 소형 모바일 기기가 확산됨에 따라, 모바일 기기에서 동영상 촬영시 이용되는 비디오 인코더의 성능 최적화의 필요성이 제기되고 있다. 본 논문에서는 모바일 기기를 대상으로 하는 H.264/AVC 기본 프로파일 비디오 인코더를 모바일 기기에 구현하고, 실험을 통해 H.264 인코더의 주요 제어 변수를 최적화하였다. 실험으로는 인코더의 복잡도에 영향을 주는 것으로 알려진 라그랑지안 최적화, 하다마드 변환, 움직임 벡터 탐색 범위, I-프레임 주기, 참조 프레임 수를 다양하게 조합하여 변화시키면서 동영상의 화질, 비트율, 인코딩 시간, 움직임 추정 시간 그리고, 인코딩에 따라 보드에서 소모되는 전력을 측정하였다. 실험에서 측정된 데이터를 분석하여, 모바일 기기에서의 비디오 인코더에서 요구되는 조건을 만족할 수 있는 최적의 H.264/AVC 제어 변수를 위의 다섯 가지 기능 모듈에 대해 결정하였다.

• 대한전자공학회논문지SP
• /
• 제40권5호
• /
• pp.417-425
• /
• 2003

ITU-T(International Telecommunication Union-Telecommunication standardization sector)와 MPEG(Moving Picture Experts Group)에 의해서 최근 표준화가 완성된 H.264는 가변 블록 크기 움직임 추정, 복수참조영상, 1/4화소 움직임 예측/보상, 4×4 정수 DCT(Integer Discrete Cosine Transform), 율-왜곡 최적화(Rate-Distortion Optimization) 등의 새로운 부호화 기술로 H.263, MPEG-4 등 기존 비디오 표준에 비해 더 좋은 부호화 효율을 제공하고 있다. 그러나 새로운 부호화 기술들은 H.264 의 전반적인 복잡도를 심화시키는 주된 요인이기도 하다. 따라서, H.254 의 실제 응용을 용이하게 하기 위해서는 이러한 기술에 대한 고속 알고리즘이 요구된다. 본 논문에서는 율-왜곡 최적화를 통한 부호화 모드 결정시 부호화기의 복잡도에서 가장 큰 비중을 차지하는 가변 블록 크기 움직임 추정 및 공간예측 부호화를 효율적으로 생략하여 부호화 모드 결정을 빠르게 수행하는 고속 모드 결정법을 제안한다. 실험결과, 제안된 방법은 부호화 효율의 손실이 거의 없으면서도 계산법을 약 4배 향상시킨다.

• 한국통신학회논문지
• /
• 제29권11C호
• /
• pp.1491-1497
• /
• 2004

구현하기 위하여 고정 소수점 연산기에 적합하도록 최적화를 수행하였다. 최적화 과정은 크게 부호화기의 음질을 고려하여 프로세서의 데이터 워드 길이를 결정하는 과정과 자주 사용되는 초월 함수를 고정 소수점 연산을 통해 구현하는 것으로 구성된다. 데이터 워드 길이를 결정하기 위하여 심리음향 모델 과정의 고정 소수점 연산 오차와 이 오차가 비트 할당 과정에 영향을 미칠 확률 사이의 관계를 통계적 모델로 정의하였다. 여기서 정의된 모델을 사용하여 고정 소수점 연산 오차에 의한 영향이 1% 이내가 되도록 24비트의 데이터 워드를 선택하였다. 최적화된 고정 소수점 심리음향 모델을 사용한 MP3 부호화기의 음질은 부동 소수점 부호화기에 비해 W-R의 음질평가 점수를 기준으로 평균 -0.2 이내의 구분하기 힘든 수준의 음질 저하를 보였다