• 한국재료학회지
• /
• 제22권7호
• /
• pp.335-341
• /
• 2012

Recently, the demand for the miniaturization of printed circuit boards has been increasing, as electronic devices have been sharply downsized. Conventional multi-layered PCBs are limited in terms their use with higher packaging densities. Therefore, a build-up process has been adopted as a new multi-layered PCB manufacturing process. In this process, via-holes are used to connect each conductive layer. After the connection of the interlayers created by electro copper plating, the via-holes are filled with a conductive paste. In this study, a desmear treatment, electroless plating and electroplating were carried out to investigate the optimum processing conditions for Cu via filling on a PCB. The desmear treatment involved swelling, etching, reduction, and an acid dip. A seed layer was formed on the via surface by electroless Cu plating. For Cu via filling, the electroplating of Cu from an acid sulfate bath containing typical additives such as PEG(polyethylene glycol), chloride ions, bis-(3-sodiumsulfopropyl disulfide) (SPS), and Janus Green B(JGB) was carried out. The desmear treatment clearly removes laser drilling residue and improves the surface roughness, which is necessary to ensure good adhesion of the Cu. A homogeneous and thick Cu seed layer was deposited on the samples after the desmear treatment. The 2,2'-Dipyridyl additive significantly improves the seed layer quality. SPS, PEG, and JGB additives are necessary to ensure defect-free bottom-up super filling.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 춘계학술발표대회
• /
• pp.26.1-26.1
• /
• 2011

We investigated the atomic layer deposition (ALD) process for nitrogen doped ZnO and the application for n-ZnO : N/p-Si (NW) coaxial hetero-junction photodetectors. ALD ZnO:N was deposited using diethylzinc (DEZ) and diluted $NH_4OH$ at $150^{\circ}C$ of substrate temperature. About 100~300 nm diameter and 5 um length of Si nanowires array were prepared using electroless etching technique in 0.108 g of $AgNO_3$ melted 20 ml HF liquid at $75^{\circ}C$. TEM images showed ZnO were deposited on densely packed SiNW structure achieving extraordinary conformality. When UV (360 nm) light was illuminated on n-ZnO:N/p-SiNW, I-V curve showed about three times larger photocurrent generation than film structure at 10 V reverse bias. Especially, at 660 nm wave length, the coaxial structure has 90.8% of external quantum efficiency (EQE) and 0.573 A/W of responsivity.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 춘계학술발표대회
• /
• pp.35.2-35.2
• /
• 2011

나노와이어를 제작하는 많은 방법들 중에서 실리콘 기판을 무전해식각하여 실리콘 나노와이어를 제작하는 방법은 쉽고 간단하기 때문에 최근 많은 연구가 진행되고 있다. 무전해식각법을 이용한 실리콘 나노와이어 합성은 단결정 실리콘 나노와이어를 합성할 수 있고, p 또는 n형의 도핑 정도에 따라 원하는 전기적 특성의 기판을 선택하여 제작할 수 있다는 장점을 가지고 있다. 하지만 n형으로 도핑된 기판으로 나노와이어를 제작하였을 경우 식각으로 인한 나노와이어 표면의 거칠기로 인하여, 실제로는 n형 반도체 특성을 나타내지 않는 문제점을 가지고 있다. 따라서 본 연구에서는 무전해식각법으로 합성한 n형 나노와이어의 거칠기를 조절하고 filed-effect transistor (FET) 소자를 제작하여 나노와이어의 전기적 특성변화를 확인하였다. n형 나노와이어의 거칠기를 조절하기 위하여 열처리를 통해 표면을 산화시켰고, 열처리 시간에 따른 나노와이어 FET 소자를 제작하여 I-V 특성을 관찰하였다. 이때 절연막과 나노와이어 계면 사이의 결함을 최소화 하기 위하여 나노와이어를 poly-4-vinylphenol (PVP) 고분자 절연막에 부분 삽입시켰다. 나노와이어 표면의 거칠기는 high-resolution transmission electron microscopy (HRTEM)을 통하여 확인하였으며, 전기적 특성은 Ion/Ioff ratio, 이동도, subthreshold swing, threshold voltage 값 등을 평가하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2009년도 춘계학술발표대회
• /
• pp.20.2-20.2
• /
• 2009

최근 무전해 식각법을 이용한 실리콘 나노와이어 합성이 다양한 각도에서 이루어지고 있다. 무전해 식각법을 통한 나노와이어 합성은, 단결정 실리콘 기판에 촉매를 올려 기판을 식각할 수 있는데, 이 방법을 이용하여 넓은 면적의 수직방향으로 배열된 10 ~ 300nm 지름의 단결정 실리콘 나노와이어를 합성할 수 있다. 본 연구에서는 무전해 식각법으로 boron이 도핑된 p-type실리콘 기판을 식각하여 실리콘 나노와이어를 합성하였고, 단일 나노와이어의 field-effect transistor(FET) 소자가 가지는 전기적 특성에 대하여 분석하였다. 특히 무전해 식각법을 이용하여 나노와이어를 합성할 때, 촉매로 사용되는 Ag particle이 나노와이어에 미치는 영향에 대해서 분석해 보았다. FET 소자의 게이트 절연막은 가장 일반적으로 사용되는 SiO2 (300nm)와 고유전체로 잘 알려진HfO2(80nm)를 사용하여 전기적 특성을 비교하여 보았다. 한편, HfO2 박막은 atomiclayer deposition(ALD)장비를 이용하여 증착하였다. 합성된 실리콘 나노와이어의 경우 X-ray diffraction(XRD)로 결정성을 확인하였으며, high-resolution transmission electron microscopy(HRTEM)으로 결정성 및 나노와이어의 표면 형태를 확인하였다. 전기적 특성은 I-V 측정을 통하여 Ion/Ioff ratio, 이동도, subthreshold swing, subthreshold voltage값을 평가하였다.

• 한국결정성장학회지
• /
• 제20권1호
• /
• pp.7-11
• /
• 2010

단결정 실리콘 태양전지의 광학적 손실을 감소시키는 표면 텍스쳐링은 최종 셀의 효율을 향상시키기 위하여 매우 중요하다. 본 연구에서는 2-step texturing의 공정으로 기존의 텍스쳐링에서 이루어진 피라미드에 수 많은 sub-micrometer 사이즈의 구조를 형성시켰다. $AgNO_3$ 용액으로 웨이퍼 표면에 Ag코팅을 한 후, 그 웨이퍼를 다시 HF/$H_2O_2$ 용액으로 수십초 동안 식각을 거치게 된다. 결과적으로, 피라미드 위에 생성된 수 nm사이즈의 구조물들은 $AgNO_3$의 농도 및 식각 시간의 변화에 의해 그 크기와 굵기가 변화하는 것을 알 수 있었다. 웨이퍼의 표면이 2-step texturing에 의해 식각이 이루어지면 연잎의 거친 표면과 비슷해지고, 그 결과 평균 10% 이상의 반사율을 보이던 기존 웨이퍼에서 3% 이하의 낮은 반사율을 얻을 수 있었다. 이는 일반적인 텍스쳐링과 anti-reflection coating을 거친 웨이퍼의 반사율보다 낮은 결과이다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 춘계학술발표대회
• /
• pp.36.2-36.2
• /
• 2011

최근 나노기술의 비약적인 발전을 바탕으로 그 동안 구현이 쉽지 않았던 마이크로-나노 단위의 생체모사(biomimetics) 기술이 큰 각광을 받고 있다. 그 중에서도 특히 연잎 효과(lotus-effect)로 대표되는 접촉각 $150^{\circ}$ 이상의 초소수성(superhydrophobicity) 표면 구현은 생물, 화학, 물질 등의 다양한 분야에 있어 큰 사용가치를 가지기 때문에 연구가 전세계적으로 활발히 진행되고 있다. 초소수성을 가지는 표면을 구현하기 위해서는 표면의 화학적인 조성을 변화시켜 표면의 거칠기를 증대시키는 방법과 표면에너지를 낮추는 방법으로 구분될 수 있으며, 이를 위해 표면에 나노구조체를 형성시켜 표면 거칠기를 증대시키는 방법과 silane 계열의 자가-형성 단일막(Self-assembled monolayer)을 코팅하여 표면에너지를 낮추는 방법이 사용되어 왔다. 그러나 표면에 나노구조체를 형성시키는 과정에서 비싼 공정 비용이 발생하며, 대면적 구현이 쉽지 않다는 단점이 있으며, silane 계열의 자가-형성 단일막의 경우에는 제거가 쉽지 않아 추후 다양한 소자에의 적용이 어렵다는 단점을 가지고 있다. 본 연구에서는 무전해 식각법(Aqueous Electroless Etching)을 이용하여 대면적으로 합성시킨 실리콘 나노와이어의 표면 산소 흡착 처리를 통해 $156^{\circ}$ 이상의 초소수성 표면을 구현하였다. 액상 기반으로 형성된 실리콘 나노와이어의 표면은 열처리 공정을 통해 OH-기에서 O-기로 치환되어 낮은 표면에너지를 가지게 되며, 낮아진 표면에너지와 산화과정에서 증대된 표면 거칠기를 통해 Wenzel-state의 초소수성 표면 성질을 보였다. 변화된 나노와이어의 표면 거칠기는 주사전자현미경 (FE-SEM)과 주사투과현미경 (HR-TEM)을 통해 관찰되었다. 또한, 나노와이어의 길이와 열처리 공정 조건에 따라 나노와이어의 표면을 접촉각 $0^{\circ}$의 초친수성(superhydrophilicity) 특성부터 접촉각 $150^{\circ}$ 이상의 초소수성 특성까지 변화시킬 수 있었으며, 나노와이어의 길이에 따라 표면 난반사율을 조절하여 90% 이상의 매우 높은 흡수율을 가지는 나노와이어 표면을 구현할 수 있었다. 이러한 산소 흡착법을 이용한 초소수성 표면 구현은 기존 자가-형성 단일막 코팅을 이용한 방법에 비해 소자 제작 및 활용에 있어 매우 유리하며, 바이오칩, 수광소자 등의 다양한 응용 분야에 적용 가능할 것으로 예상된다.