• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 하계학술대회 논문집 B
• /
• pp.1190-1192
• /
• 2003

This paper presents a novel single-stage high frequency resonant inverter link type DC-DC converter using zero voltage switching with high input power factor. The proposed high frequency resonant converter integrates half-bridge boost rectifier as power factor corrector (PFC) and half-bridge resonant converter into a single stage. The input stage of the half-bridge boost rectifier is working in discontinuous conduction mode(DCM) with constant duty cycle and variable switching frequency. So that boost converter make the line current follow naturally the sinusoidal line voltage waveform. Experimental results have demonstrated the feasibility of the proposed DC-DC converter. This proposed converter will be able to be practically used as a power supply in various fields as induction heating applications, DC-DC converter etc.

• 조명전기설비학회논문지
• /
• 제20권2호
• /
• pp.16-23
• /
• 2006

본 논문에서는 고역률을 가지고 영전압 스위칭으로 동작되는 새로운 단일 전력단 고주파 공진 인버터 링크형 DC-DC 컨버터 회로에 관하여 기술하고 있다. 제안된 토폴로지는 역률 교정기로써 하프 브리지형 부스트 컨버터와 하프 브리지 고주파 공진 컨버터를 단일 전력단으로 일체화 시켰다. 역률 보상용 부스트 컨버터의 부스트 인덕터 전류를 가변 스위칭 주파수와 일정 듀티비를 가지고 불연속 전류 모드(DCM)로 동작시킴으로써 부가적인 입력 전류제어기 없이 높은 입력 역률을 얻을 수 있다. 또 제안한 토폴로지의 이론해석을 무차원화 파라미터를 도입하여 범용성 있게 하여 회로 설계 전단계에서 필요한 특성값을 도식적으로 표현하다. 첨가해, 제안한 토폴로지의 상용화 가능성과 이론해석의 정당성을 입증하기 위해 스위칭 소자로 Power-MOSFET IRF 740을 제안회로 토폴로지의 스위칭 소자로 채용해 실험 장치를 구성하여 검토를 행하였다. 제안된 컨버터는 향후 통신용 DC/DC 컨버터의 전원장치, 방전등용 진원장치 등의 전원시스템에 유용히 사용될 것으로 사료된다.

• 대한전자공학회논문지SD
• /
• 제48권4호
• /
• pp.39-50
• /
• 2011

본 논문에서는 패널 내부 인터페이스의 하나인 2세대 AiPi+의 클록-데이터 복원 회로(Clock & Data Recovery)를 제안하였다. 제안하는 클록-데이터 복원 회로의 속도는 기존 AiPi+ 보다 빠른 1.25 Gbps 로 향상되었으며 다중 위상 클록을 생성하기 위하여 Delay-Locked Loop(DLL)를 사용하였다. 본 논문에서는 패널 내부 인터페이스의 저전력, 작은 면적의 이슈를 만족하는 클록-데이터 복원 회로를 설계하였다. 매우 간단한 방법으로 자동적으로 Harmonic-locking 문제를 해결할 수 있는 주파수 검출기 구조를 제안하여 기존 주파수 검출기(Frequency Detector)의 복잡도, 전류 소모, 그리고 외부 인가에 따른 문제를 개선하였으며, 전압 제어 지연 라인(Voltage Controlled Delay Line) 에서 상승/하강 시간 차이에 따른 에지의 사라짐 현상을 막기 위해서 펄스 폭의 최대치를 제한하는 펄스 폭 오류 보정 방법을 사용하였다. 제안하는 클록-데이터 복원 회로는 CMOS 0.18 ${\mu}m$ 공정으로 제작되었으며 면적은 $660\;{\mu}m\;{\times}\;250\;{\mu}m$이고, 공급 전압은 1.8 V이다. Peak-to-Peak 지터는 15 ps, 입력 버퍼, 이퀄라이저, 병렬화기를 제외한 클록-데이터 복원 회로의 소모 전력은 5.94 mW 이다.