• 한국컴퓨터정보학회논문지
• /
• 제18권4호
• /
• pp.123-129
• /
• 2013

암호학의 암호 생성과 해독, 소수판별법의 성능은 대부분 $a^b$ (mod m)의 모듈러 지수연산의 효율적 구현여부로 결정된다. 모듈러 지수연산법에는 제곱-곱셈 방식의 표준 이진법이 최선의 선택으로 알려져 있다. 그러나 큰 자리수의 b에 대해서는 사전처리를 하는 n-ary, ($n{\geq}2$)이 보다 효율적으로 적용된다. 본 논문에서는 모듈러 지수 나눗셈 방법을 적용한 제곱-나눗셈법과 사전처리 없는 n-ary 제곱-나눗셈법을 제안하였다. 제곱-나눗셈법은 b가 $2^k+2^{k-1}$에 근접한 값 또는 $2^{k+1}$에 근접한 경우 수행횟수 측면에서 가장 효율적임을 알 수 있었다. 나머지 값들에 대해서는 사전처리 없는 n-ary 제곱-나눗셈법을 적용하는 것이 사전처리를 하는 일반적인 n-ary법에 비해 수행횟수 측면에서 효율적임을 보였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2009년도 IWAIT
• /
• pp.551-556
• /
• 2009

3-D CAD (Computer Aided Design) system is an indispensable tool for manufacturing. A lot of engineers have studied for the methods to generate a curved surface on an N-sided shape, which is the basic technology of 3-D CAD systems. This surface generation, however, has three problems on the case of long and narrow shapes: the resultant surface is distorted, the surface is not continuous to adjacent surfaces, or additional user inputs are required to generate the surface. Conventional methods have not yet solved these problems at the same time. In this paper, we propose the method to generate internal curves that divide a long and narrow shape into regular N-sided sections so as to divide the shape into an N-sided section and four-sided ones. Our method controls the shape of internal curves by dividing an N-sided long and narrow shape into an N-sided section and four-sided ones, and solves distortion of the generated curved surface. In addition, each of the generated sections is interpolated with G1-continuous surfaces. This process does not require any user's further input. Therefore, the three problems mentioned above will be solved at the same time.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권5호
• /
• pp.464-474
• /
• 2000

완전교환 통신은 행렬전이, 푸리에변환 혹은 분산 테이블 검색과 같은 여러 가지 응용에서 아주 많이 활용되는 통신 방법이다. 본 논문은 웜홀 방식을 채용한 2차원 토러스에서의 개시 지연 시간을 줄이기 위하여 분할 및 합병 (divide-and-conquer) 방식을 사용한 효율적인 완전교환 통신 알고리즘을 제 안한다. 전체망을 2x2 형태의 기본셀로 분할한 뒤 각 기본셀에서는 마스터노드라고 불리는 특정 노드를 지정하여 기본셀내의 여타 노드들의 메시지를 이 마스터노드가 수집한다. 이 마스터노드들이 다른 모든 노드로 보내질 메시지를 수집한 뒤 각 기본셀내의 모든 마스터 노드들만이 가상 망을 형성하여 망의 크기가 N/2 x N/2으로 줄어든 상태로 완전 교환 알고리즘을 수행한다. 마스터노드들간의 완전교환 연산을 수행 한 뒤 이 마스터노드들은 자기가 전담했던 여타 노드들의 메시지를 재분배해 줌으로써 주어진 완전교환 연산을 완료한다. 기존의 여러 가지 알고리즘과의 비교 분석을 제시하였으며 제시한 알고리즘이 약 2배 정도의 개시 지연시간 면에서 우수함을 보인다.

• Korean Journal of Mathematics
• /
• 제4권1호
• /
• pp.45-49
• /
• 1996

Let $F_0$ be the maximal real subfield of $\mathbb{Q}({\zeta}_q+{\zeta}_q^{-1})$ and $F_{\infty}={\cup}_{n{\geq}0}F_n$ be its basic $\mathbb{Z}_p$-extension. Let $A_n$ be the Sylow $p$-subgroup of the ideal class group of $F_n$. The aim of this paper is to examine the injectivity of the natural $mapA_n{\rightarrow}A_m$ induced by the inclusion $F_n{\rightarrow}F_m$ when $m>n{\geq}0$. By using cyclotomic units of $F_n$ and by applying cohomology theory, one gets the following result: If $p$ does not divide the order of $A_1$, then $A_n{\rightarrow}A_m$ is injective for all $m>n{\geq}0$.

• 정보과학회 논문지
• /
• 제42권10호
• /
• pp.1207-1221
• /
• 2015

본 연구는 1990년대 이후 정보화 과정에 이어 2010년대 들어 스마트폰의 확산으로 스마트화가 급속히 전개되는 가운데 특히 2000년대 이후 신속히 진행 중인 고령화로 인하여 심각해지고 있는 만 65세이상 노년층의 스마트 정보격차의 요인을 분석하고 이에 대한 해소방안을 모색하고자 추진되었다. 기존 연구에서 노년층의 스마트폰에 대한 자기효능감, 교육, 접근성, 유희성, 비용 합리성, 정책적 지원 등 6개 요인을 도출하고 정보기술수용모델(TAM)을 토대로 연구모델을 정립한 후, 전국의 14개 노인종합복지관을 통하여 총 243명에게 설문조사를 실시하여 자료를 수집하였으며, 구조방정식모델(SEM) 분석을 통하여 가설을 검증하였다. 스마트폰에 대한 정책적 지원, 유희성, 자기효능감, 접근성, 비용 합리성, 그리고 교육 요인의 순서로 중요성이 우선시된 본 연구의 결과는 향후에 노년층의 스마트 정보격차에 대한 다양한 해소방안 모색에 활용될 수 있다.

• ETRI Journal
• /
• 제29권4호
• /
• pp.437-444
• /
• 2007

A CMOS frequency synthesizer block for multi-band orthogonal frequency division multiplexing ultra-wideband systems is proposed. The proposed frequency synthesizer adopts a double-conversion architecture for simplicity and to mitigate spur suppression requirements for out-of-band interferers in 2.4 and 5 GHz bands. Moreover, the frequency synthesizer can consist of the fewest nonlinear components, such as divide-by-Ns and a mixer with the proposed frequency plan, leading to the generation of less spurs. To evaluate the feasibility of the proposed idea, the frequency synthesizer block is implemented in 0.18-${\mu}m$ CMOS technology. The measured sideband suppression ratio is about 32 dBc, and the phase noise is -105 dBc/Hz at an offset of 1 MHz. The fabricated chip consumes 17.6 mA from a 1.8 V supply, and the die-area including pads is $0.9{\times}1.1\;mm^2$.

• 한국생물정보학회:학술대회논문집
• /
• 한국생물정보시스템생물학회 2005년도 BIOINFO 2005
• /
• pp.197-201
• /
• 2005

When we want to find out the regulatory relationships between genes from gene expression data, dimensionality is one of the big problem. In general, the size of search space in modeling the regulatory relationships grows in O(n$^2$) while the number of genes is increasing. However, hopefully it can be reduced to O(kn) with selected k by applying divide and conquer heuristics which depend on some assumptions about genetic network. In this paper, we approach the modeling problem in divide-and-conquer manner. We applied clustering to make the problem into small sub-problems, then hierarchical model process is applied to those small sub-problems.

• 한국경영과학회:학술대회논문집
• /
• 대한산업공학회/한국경영과학회 1994년도 춘계공동학술대회논문집; 창원대학교; 08월 09일 Apr. 1994
• /
• pp.691-700
• /
• 1994

Voronoi diagram of a set of geometric entities on a plane such as points, line segments, or arcs is a collection of Voronoi polygons associated with each entity, where Voronoi polygon of an entity is a locus of point which is closer to the associated entity than any other entity. Voronoi diagram is one of the most fundamental geometrical construct and well-known for its theoretical elegance and the wealth of applications. Various geometric problems can be solved with the aid of Voronoi diagram. For example, the maximum tool diameter of a milling cutter for rough cutting in a pocket can be easily found, and the pocketing tool path can be efficiently generated from Voronoi diagram. In PCB design, the design rule checking can be easily done via Voronoi diagram, too. This paper discusses an algorithm to construct Voronoi diagram of a simple polygon which consists of simple curves such as line segments as well as arcs in a plane with O(nlogn) time complexity by employing the divide and conquer scheme.

• 정보화연구
• /
• 제11권1호
• /
• pp.99-111
• /
• 2014

현재 개발도상국 공적개발원조(ODA) 사업에서 통신망 구축, PC 보급 등 정보화 기반 확충을 도와주고 있다. 국가간 정보격차 해소를 위한 대한민국 IT 봉사단 파견사업도 해당국의 정보화 활용수준을 높이는데 큰 기여를 하고 있다. 본 연구는 개발도상국 정보화 수준평가 항목을 도출하고 도출된 항목들의 중요도를 분석하였다. 또한 정보화 수준 평가 항목들 간에 어떠한 상관관계가 있는지 공분산구조분석을 통해 검증하였다. 본 연구 결과는 다음과 같은 시사점을 얻을 수 있다. 개발도상국의 정보화 기반 수준이 높으면 정보화 활용 수준에 영향을 미치는 것은 자명하다. 하지만 개발도상국의 정보화 전략 수준과 환경 수준을 높여주는 것이 당장의 정보화 기반 수준을 높이는 것 보다 장기적으로 정보화 활용 수준을 높이는데 더 큰 영향력을 미친다. 좀 더 장기적인 개발도상국 정보격차 해소는 정보화 전략 수준과 환경 수준을 높여줄 때 가능한 것으로 보인다.

• 한국정보통신학회논문지
• /
• 제9권2호
• /
• pp.380-389
• /
• 2005

부동소수점 나눗셈에서 많이 사용하는 골드스미트 나눗셈 알고리즘은 일정한 횟수의 곱셈을 반복한다. 본 논문에서는 오차가 정해진 값보다 작아질 때까지 곱셈을 반복하여 나눗셈을 수행하는 가변 시간 골드스미트 부동소수점 나눗셈 알고리즘을 제안한다. 부동소수점 나눗셈 ‘$\frac{N}{F}$'는 'T=$\frac{1}{F}+e_t$'를 분모와 분자에 곱하면 ’$\frac{TN}{TF}=\frac{N_0}{F_0}$'가 된다. ’$R_i=(2-e_r-F_i),\;N_{i+1}=N_i{\ast}R_i,\;F_{i+1}=F_i{\ast}R_i$, i$\in${0,1,...n-1}'를 반복한다. 중간 곱셈 결과는 소수점이하 p 비트 미만을 절삭하며, 절삭 오차는 ‘$e_r=2^{-p}$', 보다 작다. p는 단정도실수에서 29, 배정도실수에서 59이다. ’$F_i=1+e_i$'이라고 하면 ‘$F_{i+1}=1-e_{i+1},\;e_{i+1},\;e_{i+1}'이 된다. '$[F_i-1]<2^{\frac{-p+3}{2}}$'이면, ’$e_{i+1}<16e_r$'이 부동소수점으로 표현 가능한 최소값보다 작아지며, ‘$N_{i+1}\risingdotseq\frac{N}{F}$이다. 본 논문에서 제안한 알고리즘은 입력 값에 따라서 곱셈 횟수가 다르므로, 평균 곱셈 횟수를 계산하는 방식을 도출하고, 여러 크기의 근사 역수 테이블($T=\frac{1}{F}+e_t$)에서 단정도실수 및 배정도실수의 나눗셈 계산에 필요한 평균 곱셈 횟수를 계산한다. 이들 평균 곱셈 횟수를 종래 알고리즘과 비교하여 본 논문에서 제안한 알고리즘의 우수성을 증명한다. 본 논문에서 제안한 알고리즘은 오차가 일정한 값보다 작아질 때까지만 반복 연산을 수행하므로 나눗셈기의 성능을 높일 수 있다. 또한 최적의 근사 역수 테이블을 구성할 수 있다. 본 논문의 연구 결과는 디지털 신호처리, 컴퓨터 그라픽스,, 멀티미디어, 과학 기술 연산 등 부동소수점 계산기가 사용되는 분야에서 폭 넓게 사용될 수 있다.