Design of a Low Power High Speed Conditional Select Adder/Subtracter for Next Generation ASIC Library (차세대 ASIC 라이브러리를 위한 고속 저전력 조건 선택 덧셈기/뺄셈기의 설계)
-
- Journal of the Institute of Electronics Engineers of Korea SD
- /
- v.37 no.11
- /
- pp.59-66
- /
- 2000