• 한국정보통신학회논문지
• /
• 제9권3호
• /
• pp.638-646
• /
• 2005

최근 무선통신시스템에서 직접변환 트랜시버 또는 IF 샘플링 SDR 기반 수신기가 일반적인 트랜시버 구조에 상응하여 설계되어지고 있다. 일반적인 AFC/APC 보상 회로가 기저 대역에서 RF 입력 신호와 국부발진 신호의 주파수 및 위상 오차를 보정할지라도 직접변환 수신 구조에서는 주요한 열화요소로 작용한다. 일반적인 보상 회로의 제한적인 동작 영역과 기저 대역에서의 1/Q 채널의 불평형을 용이하게 보상할 수 있도록 RF 입력 신호단에서 주파수 및 위상 오차를 보정하는 방법을 본 논문에서 제안한다. RF 입력단에서 고정된 주파수 및 위상 오차 이외에 변화하는 주파수 및 위상 오차를 제안된 early-late 보상기에 의해 효과적으로 보상할 수 있다. RF 입력단에서의 주파수 및 위상 오차의 보정으로 직접변환 수신기의 기저 대역에서의 기존 주파수 및 위상 오차 보정 회로는 간단히 설계할 수 있으며 미세한 오차 보정 구조로 용이하게 이용할 수 있다.

• 한국통신학회논문지
• /
• 제31권7C호
• /
• pp.735-742
• /
• 2006

본 논문에서는 IEEE 802.16e OFDMA(Orthogonal Frequency Division Multiplexing-FDMA) TDD(Time Division Duplexing) 시스템 단말 수신기의 입력 신호에 대하여 DC 오프셋 보상, 자동 주파수 조정, 자동 이득 조정을 수행하는 DFE(Digital Front End)의 동작 원리와 Fixed-point 설계 방법에 대하여 설명하고, DFE의 성능을 ITU-R M. 1225 Veh-A 60km/h 채널 환경에서 시뮬레이션 결과를 통해 분석한다. DFE의 Fixed-point 설계시, 시스템의 성능에 영향을 주지 않는 범위 내에서 연산을 통해 출력되는 bit의 크기를 줄임으로서때 H/W 동작의 복잡도를 줄이고, Acquisition time과 안정도 간의 Trade-off를 고려하여 Loop Filter를 설계함으로서 DFE 의 Fixed-point 설계를 최적화 한다.

• 한국항행학회논문지
• /
• 제2권1호
• /
• pp.22-33
• /
• 1998

마그네트론을 이용하는 레이다에서 송신 주파수의 변화를 감지하여 안정된 중간주파수를 발생하기 위해서는 STALO(Stable Local Oscillator)로서 AFC(Automatic Frequency Control)에 의해 출력주파수를 조정할 수 있는 주파수 합성기(Frequency Synthesizer)가 이용된다. 본 논문에서는 8.4GHz~9.7GHz의 X-밴드 주파수 합성기를 단일 루우프 구조의 간접 주파수 합성방식으로 설계하고 제작하였다. 고속 디지털 PLL 칩에 의하여 위상비교를 하고, 저 위상잡음을 구현하기 위한 여파기를 설계하였다. 기준신호와 VCO, 주파수 분주기, 여파기 등의 특성에 따른 단일 루우프 주파수 합성기의 위상잡음 성능을 해석하고, 위상잡음이 최소가 되도록 설계하여 측정치와 비교하였다.

• 한국통신학회논문지
• /
• 제22권6호
• /
• pp.1210-1230
• /
• 1997

본 논문에서는 기준신호를 나타내는 하나의 파일럿채널과 다수의 트래픽채널을 갖는 DS/CDMA용 송수신기구조를 제안한다. 파일럿채널은 데이타 변조가 되지 않은 순수 PN 부호성분을 전송하며 수신단에서 PN 동기 및 동기복조의 기준신호로 이용한다. 또한 이러한 구조는 순방향뿐만 아니라 역방향 링크에도 적용된다. 제안된 DS/CDMA 방식의 특징은 다음과 같다. 첫째, 트래픽채널의 확산 방식은 I-phase 및 Q-phase의 확산부호를 파일럿채널의 그것과 교차하게 배치한 interlaced quardrature-spreading(IQS) 구조를 갖는데 이는 기존의 확산방식에 비해 데이타 신호의 영교차율을 줄여 송신단 출력신호 레벨의 변화를 작게한다. 둘째, PN부호의 초기동기 및 동기초적시 임계값을 적응적으로 자동설정하며, 초기동기시 PN 부호를 한 칩씩 이동하게 하여, 기존의 방식에 비해 초기동기 시간을 절반으로 줄이게 했으며, 수신부에서 PN 부호 발생기를 하나만 사용하여 초기동기 및 동기추적이 되게했다. 또한 state machine을 이용하여 재동기 timing을 자동설정 하도록 설계했다. 셋째, 본 방식에서는 자동주파수조절(automatic frequency control: AFC)기능, 입력신호의 크기에 따라 능동적으로 유효한 출력 레벨을 조절하는 자동 레벨조절(automatic level control: ALC)기능, bit-error-rate(BER)을 자동계산하는 기능, 인접 채널과의 간섭을 최소화하기 위한 스펙트럼 성형기능 등을 도입하여 사용자 편의를 도모했다. 넷째, 데이타 전송속도를 16Kbps~1.024Mbps로 가변이 되게함으로써 다양한 응용에 대처할 수 있게 설계했다. 한편, 본 논문에서 제안한 DS/CDMA 모뎀구조는 다양한 simulation을 통하여, 알고리즘 검증 과정을 거쳤으며, 제안된 DS/CDMA 모뎀 구조는 VHDL을 이용하여 ASIC으로 구현하였다. DS/CDMA용 ASIC은 송신부 ASIC과 수신부 ASIC으로 나누어 개발 하였으며, 한개의 ASIC당 3개의 채널을 동시에 수용할 수 있으며, 다수의 ASIC을 사용하여 여러 채널의 다중접속이 가능하다. 제작완료된 ASIC은 기능시험을 완료했으며 실제 line-of-sight(LOS) 시스템 구현에 적용중이다.